fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

異步通信起始位正確檢測(cè)的VHDL實(shí)現(xiàn)

　　摘要：基于FPGA/CPLD的UART設(shè)計(jì)眾多，本文分析了3倍頻采樣方法存在的不足，同時(shí)分析了16倍頻采樣對(duì)起始位檢測(cè)的可靠性，并給出相關(guān)的VHDL硬件描述語(yǔ)言程序代碼。　　關(guān)健詞：異步數(shù)據(jù);UART;FPGA/CPLD;VHDL 　　概述　　隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，可編程邏輯器件FPGA/CPLD已經(jīng)在許多方面得到了廣泛應(yīng)用，而UART(通用異步收發(fā)器) 是在數(shù)字通信和控制系統(tǒng)中廣泛使用的串行數(shù)據(jù)傳輸協(xié)議。因此越來(lái)越多用戶根據(jù)自己的需要，以EDA技術(shù)作為開(kāi)發(fā)手段，用一塊
關(guān)鍵字： 0711_A 雜志_設(shè)計(jì)天地嵌入式系統(tǒng) 單片機(jī) 異步數(shù)據(jù) UART FPGA/CPLD VHDL MCU和嵌入式微處理器

DSP+FPGA嵌入式多路視頻監(jiān)控系統(tǒng)硬件平臺(tái)

　　摘要：本文通過(guò)分析視頻監(jiān)控應(yīng)用近幾年的發(fā)展和需求，結(jié)合DSP和FPGA器件的高速成長(zhǎng)，以TI公司的Davinci系列DSP中的一款TMS320DM6437和Xilinx公司的Spartan-3系列FPGA為例，具體說(shuō)明如何構(gòu)建一個(gè)高性能、低成本的嵌入式多路視頻監(jiān)控系統(tǒng)硬件平臺(tái)。　　關(guān)鍵詞： DSP;Davinci;TMS320DM6437;FPGA;Spartan-3;視頻監(jiān)控; 硬件電路　　近幾年來(lái)，尤其是911以后，各種場(chǎng)合的視頻監(jiān)控的需求日益旺盛，并且同一場(chǎng)合可能需要同時(shí)監(jiān)控多個(gè)目標(biāo)，
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0711_A 雜志_技術(shù)長(zhǎng)廊 DSP Davinci TMS320DM6437 MCU和嵌入式微處理器

掌形識(shí)別數(shù)據(jù)采集系統(tǒng)介紹

　　摘要：人體掌形識(shí)別對(duì)掌形數(shù)據(jù)的準(zhǔn)確性要求很高，本文的DSP數(shù)據(jù)采集系統(tǒng)可對(duì)CCD獲得的人體掌型圖像實(shí)現(xiàn)快速準(zhǔn)確的采集和處理。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的可靠性、穩(wěn)定性好。　　關(guān)鍵詞：掌形識(shí)別;DSP;CCD;數(shù)據(jù)采集系統(tǒng) 　　引言　　生物特征識(shí)別技術(shù)，系指利用人體所固有的生理特征或行為特征來(lái)進(jìn)行個(gè)人身份鑒定[1]。一些代表性的生理特征有指紋、掌形、臉形、虹膜、視網(wǎng)膜、聲音等，但是虹膜識(shí)別、臉型識(shí)別、聲音識(shí)別、指紋識(shí)別等又存在著設(shè)備價(jià)格昂貴、受環(huán)境影響比較大、容易偽造、存在特殊人群等問(wèn)題。掌形識(shí)別
關(guān)鍵字：模擬技術(shù) 電源技術(shù) 0711_A 雜志_技術(shù)長(zhǎng)廊掌形識(shí)別 DSP CCD 數(shù)據(jù)采集

基于FPGA和ARM的圖像采集傳輸系統(tǒng)

　　引言　　圖像處理技術(shù)的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來(lái)越廣泛。目前的圖像采集系統(tǒng)有的基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)，有的基于CCD攝像機(jī)、解碼器、FPGA和DSP，而有的基于CMOS圖像傳感器芯片、FPGA和DSP，它們?cè)趯?shí)時(shí)性，靈活性，可維護(hù)性方面各有優(yōu)缺點(diǎn)。而在農(nóng)業(yè)生產(chǎn)中，以基于CCD攝像機(jī)、圖像采集卡和計(jì)算機(jī)的系統(tǒng)居多。本文結(jié)合實(shí)際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸需要.充分利用ARM的靈活性和FPGA的并行性特點(diǎn)，設(shè)計(jì)了一種基于ARM+FPGA的圖像
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 圖像處理 CCD FPGA MCU和嵌入式微處理器

高性能定點(diǎn)DSP位處理單元(BMU)設(shè)計(jì)

　　1 功能概述　　位處理單元(Bit Manipulation unit，BMU)總體結(jié)構(gòu)如圖1所示?？梢钥闯?，BMU主要由取指電路、移位數(shù)據(jù)處理電路、移位選擇處理電路、桶形移位電路和輸出電路等幾部分組成。BMU的輸入數(shù)據(jù)是36位的BMUi，經(jīng)過(guò)處理后輸出36位的數(shù)據(jù)BMUo作為DSP的一次運(yùn)算結(jié)果。　　　　本文設(shè)計(jì)的BMU是36位的，主要功能包括邏輯/算術(shù)移位、取指、歸一化等，以下是對(duì)控制信號(hào)及相關(guān)功能較為詳細(xì)的描述。　　邏輯/算術(shù)左移相應(yīng)的控制信號(hào)是in arithshf
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 位處理單元 BMU DSP MCU和嵌入式微處理器

基于FPGA的高速FIR數(shù)字濾波器的設(shè)計(jì)

　　1 引言　　目前FIR濾波器的實(shí)現(xiàn)方法主要有3種：利用單片通用數(shù)字濾波器集成電路、DSP器件和可編程邏輯器件實(shí)現(xiàn)。單片通用數(shù)字濾波器使用方便，但由于字長(zhǎng)和階數(shù)的規(guī)格較少，不能完全滿足實(shí)際需要。使用DSP器件實(shí)現(xiàn)雖然簡(jiǎn)單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。　　FPGA有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源，特別適合于數(shù)字信號(hào)處理任務(wù)，相對(duì)于串行運(yùn)算為主導(dǎo)的通用DSP芯片來(lái)說(shuō)，其并行性和可擴(kuò)展性更好。但長(zhǎng)期以來(lái)，F(xiàn)PGA一直被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FIR 濾波器 FPGA MCU和嵌入式微處理器

LabVIEW、多核技術(shù)及FPGA技術(shù)如何改變儀器技術(shù)及自動(dòng)測(cè)試

　　問(wèn)題：在最近這幾年里，儀器技術(shù)和自動(dòng)化測(cè)試領(lǐng)域發(fā)生了什么樣的變化? 　　Starkloff回答：我們現(xiàn)在正將處于軟件定義的世界里。我們每天使用的設(shè)備如智能手機(jī)，機(jī)頂盒，甚至汽車，這些都是建立在嵌入式軟件系統(tǒng)發(fā)展的基礎(chǔ)之上。對(duì)于測(cè)試工程師們來(lái)說(shuō)，在開(kāi)發(fā)時(shí)間和預(yù)算減少的情況下對(duì)這些復(fù)雜的設(shè)備進(jìn)行測(cè)試給他們帶來(lái)了挑戰(zhàn)?，F(xiàn)在，測(cè)試管理人員和工程師們利用模塊化儀器，軟件定義體系來(lái)應(yīng)對(duì)這些挑戰(zhàn)和趨勢(shì)。　　用戶定義儀器或測(cè)試系統(tǒng)的概念已經(jīng)不新了。實(shí)際上，用戶定義儀器已經(jīng)以虛擬儀器的形式存在了20多年的時(shí)間。推
關(guān)鍵字：測(cè)試測(cè)量 LabVIEW FPGA 自動(dòng)測(cè)試

光電鼠標(biāo)技術(shù)在汽車上的應(yīng)用

　　光電鼠標(biāo)的原理　　光電鼠標(biāo)集現(xiàn)代高分辨率成像技術(shù)和數(shù)字圖像處理技術(shù)于一體，是鼠標(biāo)技術(shù)的重大發(fā)明，以其獨(dú)特的技術(shù)和價(jià)格優(yōu)勢(shì)迅速成為計(jì)算機(jī)的標(biāo)準(zhǔn)配置。　　光電鼠標(biāo)是由成像系統(tǒng)IAS、信號(hào)處理系統(tǒng)DSP、接口系統(tǒng)SPI三大系統(tǒng)組成。其中IAS系統(tǒng)由光源、光學(xué)透鏡和光感應(yīng)器件CMOS三部分組成。鼠標(biāo)工作時(shí)通過(guò)內(nèi)部的光源(一個(gè)發(fā)光二極管)，照亮鼠標(biāo)底部，底部表面反射一部分光線經(jīng)光學(xué)透鏡傳到CMOS感光芯片上，CMOS感光芯片是由數(shù)百個(gè)光電器件組成的矩陣，映像就在CMOS上轉(zhuǎn)換為矩陣電信號(hào)，傳輸?shù)叫盘?hào)處理
關(guān)鍵字：汽車電子光電鼠標(biāo) 信號(hào)處理系統(tǒng) DSP

采用FPGA的低功耗系統(tǒng)設(shè)計(jì)

　　結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來(lái)越小型化，對(duì)低功耗的要求持續(xù)增長(zhǎng)。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說(shuō)明如何使功耗最小化。　　功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機(jī)和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流;待機(jī)功耗又稱作靜態(tài)功耗，是電源開(kāi)啟但I(xiàn)/O上沒(méi)有開(kāi)關(guān)活動(dòng)時(shí)器件的功耗;動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。　　啟動(dòng)電流因器件而異。例如，基于SRAM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 低功耗 I/O

千兆高端防火墻的技術(shù)發(fā)展趨勢(shì)

防火墻的未來(lái)是向著高性能，強(qiáng)大的QoS保證能力和深度防御三個(gè)方向發(fā)展。政府，金融電力等關(guān)鍵行業(yè)的數(shù)據(jù)中心、大型電信運(yùn)營(yíng)商的網(wǎng)絡(luò)流量巨大，業(yè)務(wù)復(fù)雜。多業(yè)務(wù)下的流量劇增不僅對(duì)帶寬提出了很高的要求，而且對(duì)防火墻多業(yè)務(wù)支持的功能和性能方面也提出了很高的要求。　　因此，典型的千兆高端防火墻的技術(shù)特征是具有4G到10G線速處理和能力；在承受海量業(yè)務(wù)流突發(fā)的情況下保證流媒體，視頻，語(yǔ)音等時(shí)延敏感應(yīng)用的穩(wěn)定運(yùn)行的能力。高端用戶往往采用高性能服務(wù)器對(duì)外提供特定的
關(guān)鍵字：防火墻技術(shù) 發(fā)展趨勢(shì) FPGA SoC ASIC

基于FPGA的串行Flash擴(kuò)展實(shí)現(xiàn)

　　1 引言　　FPGA憑借其方便靈活、可重復(fù)編程等優(yōu)點(diǎn)而日益被廣泛應(yīng)用;閃速存儲(chǔ)器(Flash Memory)以其集成度高、成本低、使用方便等優(yōu)點(diǎn)，在眾多領(lǐng)域中也獲得了廣泛應(yīng)用。在現(xiàn)代數(shù)字電路設(shè)計(jì)中。經(jīng)常需要保存大量數(shù)據(jù)，而Flash存儲(chǔ)速度快、體積小、功耗低且價(jià)格低廉，可在線電擦寫(xiě)，信息在掉電后不會(huì)丟失，因此成為設(shè)計(jì)人員的首選。　　2 M25P80的介紹　　Flash是一種具有電可擦除的可編程ROM，可以分為兩大類：并行Flash和串行Flash。并行Flash存儲(chǔ)量大，速度快;而串行Fl
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA Flash 存儲(chǔ)器 MCU和嵌入式微處理器

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開(kāi)。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) TCN WTB FPGA MCU和嵌入式微處理器

Synplicity加入Xilinx ESL的設(shè)計(jì)生態(tài)系統(tǒng)

　　Synplicity® 公司日前宣布憑借其 Synplify® DSP 軟件加入了 Xilinx® ESL 計(jì)劃。Xilinx ESL 設(shè)計(jì)生態(tài)系統(tǒng)新增了 Synplify DSP 軟件，充分反映了 Xilinx 作為全球可編程解決方案領(lǐng)先供應(yīng)商在推進(jìn)技術(shù)創(chuàng)新與解決方案發(fā)展方面所作的努力，旨在不斷改進(jìn)高級(jí)電子系統(tǒng)級(jí) (ESL) 設(shè)計(jì)技術(shù)。Gary Smith EDA 的市場(chǎng)研究員 Gary Smith 認(rèn)為，ESL 設(shè)計(jì)是 EDA 市場(chǎng)中發(fā)展最快的領(lǐng)域之一，預(yù)計(jì)今后五年的復(fù)合年
關(guān)鍵字：消費(fèi)電子 Synplicity Xilinx ESL DSP 消費(fèi)電子

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤(pán)中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號(hào)處理器 FPGA 語(yǔ)音存儲(chǔ) MCU和嵌入式微處理器

基于DSP的嵌入式TCP/IP協(xié)議的研究和實(shí)現(xiàn)

本文結(jié)合電力自動(dòng)化系統(tǒng)實(shí)際詳細(xì)分析了嵌入式TCP/IP協(xié)議的選取原則，采用DSP芯片和網(wǎng)卡接口控制芯片設(shè)計(jì)了以太網(wǎng)接口
關(guān)鍵字：研究實(shí)現(xiàn) 協(xié)議 TCP/IP DSP 嵌入式基于