fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

安富利電子元件部推出Virtex-5 FXT FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出Xilinx® Virtex®-5 FXT FPGA 評(píng)估工具套件。該套件以Xilinx最新的Virtex-5 FXT 現(xiàn)場(chǎng)門(mén)陣列(FPGA)為基礎(chǔ)，還包括了一塊評(píng)估板、ISE® Design Suite 10.1 WebPACK™ 設(shè)計(jì)工具、評(píng)估版Embedded Development Kit (EDK)軟件、電源并能獲得參考設(shè)計(jì)和設(shè)計(jì)指南等資料。此套件成本低廉，是意圖研究Virtex-5 FXT平
關(guān)鍵字：安富利公司安富利電子元件部 Xilinx FPGA 評(píng)估工具套件

基于定點(diǎn)DSP的MP3實(shí)時(shí)解碼器的設(shè)計(jì)與實(shí)現(xiàn)

本文簡(jiǎn)要介紹了MP3解碼原理，并詳細(xì)說(shuō)明了MP3在FD216定點(diǎn)DSP上實(shí)現(xiàn)實(shí)時(shí)解碼的設(shè)計(jì)、開(kāi)發(fā)流程。
關(guān)鍵字：解碼器設(shè)計(jì) 實(shí)現(xiàn) 實(shí)時(shí) MP3 定點(diǎn) DSP 基于

如何處理好嵌入式DSP設(shè)計(jì)中的功耗優(yōu)化

對(duì)基于數(shù)字信號(hào)處理器(DSP)的系統(tǒng)而言，優(yōu)化功耗是一項(xiàng)重要但往往難以實(shí)現(xiàn)的設(shè)計(jì)目標(biāo)。現(xiàn)在，基于DSP的設(shè)備常常把以往各自獨(dú)立的多個(gè)應(yīng)用結(jié)合起來(lái)，每一個(gè)應(yīng)用都可能有多個(gè)工作模式。要得到這樣一個(gè)設(shè)備的功率分布是非常困難的一件事，更遑論整個(gè)復(fù)雜的系統(tǒng)。設(shè)計(jì)人員需要獲知盡可能多的最佳信息，以及能夠幫助他們優(yōu)化特定應(yīng)用之功耗的技術(shù)和工具。
關(guān)鍵字：功耗優(yōu)化設(shè)計(jì) DSP 處理嵌入式如何

基于FPGA的高速流水線FFT算法實(shí)現(xiàn)

　　0 引言　　有限長(zhǎng)序列的DFT(離散傅里葉變換)特點(diǎn)是能夠?qū)㈩l域的數(shù)據(jù)離散化成有限長(zhǎng)的序列。但由于DYT本身運(yùn)算量相當(dāng)大，限制了它的實(shí)際應(yīng)用。FFT(快速傅里葉變換)算法是作為DFT的快速算法提出，它將長(zhǎng)序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量，使得DFT算法在頻譜分析、濾波器設(shè)計(jì)等領(lǐng)域得到了廣泛的應(yīng)用。　　FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是一種具有大規(guī)?？删幊涕T(mén)陣列的器件，不僅具有專用集成電路(ASIC)快速的特點(diǎn)，更具有很好的系統(tǒng)實(shí)現(xiàn)的靈活性。FPGA可通過(guò)開(kāi)發(fā)工具實(shí)現(xiàn)在線編程。與C
關(guān)鍵字： FPGA FFT 集成電路 DFT

基于DSP的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　數(shù)字圖象處理技術(shù)在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用，設(shè)計(jì)一種功能靈活、使用方便、便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義。　　在研究基于DSP的視頻監(jiān)控系統(tǒng)時(shí)，考慮到高速實(shí)時(shí)處理及實(shí)用化兩方面的具體要求，需要開(kāi)發(fā)一種具有高速、高集成度等特點(diǎn)的視頻圖象信號(hào)采集系統(tǒng)，為此系統(tǒng)采用專用視頻解碼芯片和復(fù)雜可編程邏輯器件(CPLD)構(gòu)成前端圖象采集部分。設(shè)計(jì)上采用專用視頻解碼芯片，以CPLD器件作為控制單元和外圍接口，以FIFO為緩存結(jié)構(gòu)，能夠有效地實(shí)現(xiàn)視頻信號(hào)的采集與讀取
關(guān)鍵字： DSP 數(shù)據(jù)采集視頻采集 CPLD 數(shù)字圖象處理

一種基于TMS320C55x DSP的UART通信設(shè)計(jì)

提出了一種直接利用DSP的MCBSP接口和DMA通道實(shí)現(xiàn)UART的方法，給出了使用C語(yǔ)言和CSL的編程方法。與傳統(tǒng)實(shí)現(xiàn)方法相比，具有實(shí)現(xiàn)成本低，硬件電路簡(jiǎn)單，移植性強(qiáng)等特點(diǎn)，稍加修改可應(yīng)用于C5000和C6000各系列芯片中。
關(guān)鍵字：通信設(shè)計(jì) UART DSP TMS320C55x 基于

基于DSP的MP3解碼系統(tǒng)設(shè)計(jì)

基于DSP實(shí)現(xiàn)MP3解碼系統(tǒng)的設(shè)計(jì),采用高性能的立體聲音頻Codec芯片TLV320AIC23作為音頻信號(hào)數(shù)模轉(zhuǎn)換,DSP的兩個(gè)McBSP與其連接,分別作為配置接口和音頻數(shù)字接口,配置接口設(shè)置為SPI模式。USB與DSP接口實(shí)現(xiàn)MP3數(shù)據(jù)流與PC機(jī)之間的上傳與下載,存取MP3文件方便,存儲(chǔ)MP3文件的媒介選取大容量的存儲(chǔ)設(shè)備CF卡,系統(tǒng)選用可編程邏輯器件CPLD控制USB及CF卡的讀寫(xiě)和片選。實(shí)驗(yàn)證明該系統(tǒng)可以高質(zhì)量完成MP3解碼、播放。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 解碼 MP3 DSP 基于

多制式語(yǔ)音編解碼算法的DSP設(shè)計(jì)實(shí)現(xiàn)

本文詳細(xì)描述了在TI (Texas Instruments) C55x系列DSP平臺(tái)上集成實(shí)時(shí)實(shí)現(xiàn)0.3kbps至16kbps多種速率語(yǔ)音編解碼算法的方法，及在現(xiàn)有C語(yǔ)言源代碼基礎(chǔ)上優(yōu)化匯編指令的技巧。
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) DSP 算法語(yǔ)音解碼制式

Altera Stratix III FPGA的LVDS I/O支持SGMII

　　Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無(wú)關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動(dòng)性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個(gè)器件的成本和功耗，提供更多的接口。　　Stratix III FPGA的SGMII
關(guān)鍵字： Altera Stratix III FPGA SGMII 以太網(wǎng)

OMAP35x實(shí)現(xiàn)高畫(huà)質(zhì)和直觀的用戶界面

　　為了滿足消費(fèi)者要求產(chǎn)品具備更加直觀的用戶界面、更強(qiáng)大的高級(jí)圖形效果，而且可以支持將各種設(shè)備連接至因特網(wǎng)等的需求，德州儀器(TI)推出采用ARM Cortex-A8內(nèi)核的OMAP35x系列處理器，可應(yīng)用于便攜式導(dǎo)航設(shè)備、因特網(wǎng)設(shè)備，以及便攜式病人監(jiān)護(hù)設(shè)備等。　　OMAP35x處理器進(jìn)一步豐富了TI業(yè)經(jīng)驗(yàn)證的領(lǐng)先無(wú)線手機(jī)技術(shù)，能夠幫助主流客戶滿足新市場(chǎng)領(lǐng)域的要求，如車(chē)載應(yīng)用、消費(fèi)類設(shè)備、嵌入式以及醫(yī)療設(shè)備等。這種集成的單芯片處理器將照片級(jí)真實(shí)感圖形效果與高級(jí)視頻DSP技術(shù)相結(jié)合，在市場(chǎng)上各種單芯片組合
關(guān)鍵字： ARM OMAP35x DSP OMAP3530

突發(fā)通信中Turbo碼的FPGA實(shí)現(xiàn)

　　Turbo碼一種低信噪比條件下也能達(dá)到優(yōu)異糾錯(cuò)性能的信道編碼。早期為了強(qiáng)調(diào)Turbo碼接近香農(nóng)限的優(yōu)異性能，研究的碼字度非常大[1～2]，存在譯碼復(fù)雜度大、譯碼時(shí)延長(zhǎng)等問(wèn)題。突發(fā)數(shù)據(jù)通信以傳輸中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。　　1 Turbo碼編碼器的F
關(guān)鍵字： Turbo FPGA RSC

安富利電子元件部推出低成本Spartan-3A FPGA評(píng)估工具套件

　　安富利公司 (NYSE: AVT) 旗下安富利電子元件部宣布推出價(jià)格僅為39美元Xilinx® Spartan®-3A 評(píng)估工具套件。這套件工具上裝有Xilinx的 Spartan-3A 400A 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)，為設(shè)計(jì)師評(píng)估或測(cè)試其針對(duì)低成本大批量應(yīng)用的設(shè)計(jì)提供了高性價(jià)比解決方案。　　設(shè)計(jì)師可以用Spartan-3A工具套件進(jìn)行FPGA原型設(shè)計(jì)、研究Xilinx MicroBlaze™軟處理器、嘗試各種不同的FPGA配置技術(shù)以及驗(yàn)證低成本的FPGA設(shè)計(jì)
關(guān)鍵字：安富利 Spartan-3A FPGA

基于FPGA的高速PID控制器設(shè)計(jì)與仿真

　　在CNC(電腦數(shù)控)加工、激光切割、自動(dòng)化磨輥弧焊系統(tǒng)、步進(jìn)／伺服電機(jī)控制及其他由電機(jī)控制的機(jī)械組裝定位運(yùn)動(dòng)控制系統(tǒng)中，PID控制器應(yīng)用得非常廣泛。其設(shè)計(jì)技術(shù)成熟，長(zhǎng)期以來(lái)形成了典型的結(jié)構(gòu)，參數(shù)整定方便，結(jié)構(gòu)更改靈活，能滿足一般控制的要求。　　此類運(yùn)動(dòng)控制系統(tǒng)的被控量常為速度、角度等模擬量，被控量與設(shè)定值之間的誤差值經(jīng)離散化處理后，可由數(shù)字PID控制器實(shí)現(xiàn)的控制算法加以運(yùn)算，最后再轉(zhuǎn)換為模擬量反饋給被控對(duì)象，這就是PID控制中常用的近似逼近原理。　　采用這種結(jié)構(gòu)設(shè)計(jì)的控制系統(tǒng)，其性能只能與原連
關(guān)鍵字： FPGA PID控制器 A／D變換 EDA

釋放未來(lái)物理硬件設(shè)計(jì)的無(wú)限潛力

　　能否創(chuàng)建真正具有競(jìng)爭(zhēng)力的產(chǎn)品在本質(zhì)上取決于設(shè)計(jì)是否有優(yōu)勢(shì)，能否在市場(chǎng)獲得認(rèn)可。過(guò)去，組件在電路板上排布與連接的方式具有很高的區(qū)分度。而今天，業(yè)界不斷的全球化和接口的標(biāo)準(zhǔn)化讓板級(jí)的區(qū)分更加困難也更加難以維持。　　隨著技術(shù)不斷進(jìn)步，電子產(chǎn)品也在不斷發(fā)展，當(dāng)今可以真正區(qū)分產(chǎn)品的通常是嵌入在該器件中的智能水平-這一趨勢(shì)從20年前經(jīng)濟(jì)的微處理器快速發(fā)展時(shí)就開(kāi)始顯現(xiàn)。向軟領(lǐng)域的發(fā)展意味著產(chǎn)品的真正價(jià)值主要由器件中的編程智能實(shí)現(xiàn)，而不是取決于其所屬的物理平臺(tái)屬性。　　對(duì)于電子產(chǎn)品開(kāi)發(fā)公司，這意味著花在板級(jí)實(shí)
關(guān)鍵字： FPGA PCB NanoBoard

降低功耗：小心“過(guò)度設(shè)計(jì)”

　　當(dāng)前，降低功耗不僅成為節(jié)電的必由之路，并且被賦予了環(huán)保的神圣使命。因此所有的設(shè)計(jì)者都十分關(guān)心功耗問(wèn)題。不過(guò)，在設(shè)計(jì)時(shí)還要謹(jǐn)防過(guò)度設(shè)計(jì)（overdesign）現(xiàn)象，使各個(gè)部分協(xié)調(diào)一致，達(dá)到整個(gè)功耗的降低。　　應(yīng)用是個(gè)很復(fù)雜的問(wèn)題，其中有許多要素。你需要針對(duì)問(wèn)題提供整體化的解決方案。在深刻理解最終應(yīng)用的情況下，你會(huì)發(fā)現(xiàn)是否出現(xiàn)了過(guò)度設(shè)計(jì)；有時(shí)候，出于市場(chǎng)等方面的考慮，會(huì)出現(xiàn)過(guò)度設(shè)計(jì)的做法，這最終會(huì)導(dǎo)致功耗過(guò)高。　　系統(tǒng)設(shè)計(jì)與SoC設(shè)計(jì)的相對(duì)比例問(wèn)題，軟、硬件比例問(wèn)題，IC的驅(qū)動(dòng)電壓是否越低就越好？
關(guān)鍵字：降低功耗 SoC 過(guò)度設(shè)計(jì) DSP Bolosigno 300 Bolosigno250