在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<s id="cmphk"><label id="cmphk"></label></s>
    <span id="cmphk"><var id="cmphk"></var></span>
    <dfn id="cmphk"><var id="cmphk"></var></dfn>
    <menu id="cmphk"><thead id="cmphk"></thead></menu>

    <address id="cmphk"></address>

      <dfn id="cmphk"></dfn>
      
      
      <span id="cmphk"></span>

      <object id="cmphk"><tt id="cmphk"></tt></object>
      1. 首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
        EEPW首頁 >> 主題列表 >> fpga+dsp

        基于FPGA的數(shù)字存儲(chǔ)示波器對(duì)外圍芯片的控制設(shè)計(jì)

        • 數(shù)字存儲(chǔ)示波器作為測(cè)試技術(shù)的重要工具,被廣泛應(yīng)用于各個(gè)領(lǐng)域,并逐步取代傳統(tǒng)模擬示波器。其采樣數(shù)據(jù)是波形運(yùn)算和分析的基礎(chǔ),直接影響到整個(gè)數(shù)字存儲(chǔ)示波器的準(zhǔn)確性。從這點(diǎn)出來,提出采用現(xiàn)場(chǎng)可編程邏輯器件(
        • 關(guān)鍵字: 數(shù)字存儲(chǔ)示波器    FPGA  

        基于FPGA的RS(255,239)編譯碼器設(shè)計(jì)及實(shí)現(xiàn)方法

        • RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼,其既可糾正隨機(jī)錯(cuò)誤,又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng),為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問題,文中提出了RS編碼的實(shí)現(xiàn)方
        • 關(guān)鍵字: RS編譯碼    FPGA    伽羅華域    BM算法    Chien搜索  

        多通道實(shí)時(shí)陣列信號(hào)處理系統(tǒng)的設(shè)計(jì)

        • 摘要:以全數(shù)字化信號(hào)產(chǎn)生和數(shù)字波束形成處理為基礎(chǔ)的數(shù)字化陣列雷達(dá)已成為當(dāng)代相控陣?yán)走_(dá)技術(shù)發(fā)展的一個(gè)重要趨勢(shì),本文針對(duì)現(xiàn)代數(shù)字化陣列雷達(dá)對(duì)多通道數(shù)據(jù)采集和實(shí)時(shí)處理的需求,設(shè)計(jì)了一種基于FPGA的多通道實(shí)時(shí)陣
        • 關(guān)鍵字: 陣列信號(hào)  多通道采集  FPGA  數(shù)字波束合成  

        FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

        • 現(xiàn)場(chǎng)可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。本文簡(jiǎn)要介紹各種接口協(xié)議和標(biāo)準(zhǔn),并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場(chǎng)可編程門陣列
        • 關(guān)鍵字: FPGA    ADC    LVDS    JESD204    接口方式  

        完善FPGA系統(tǒng)設(shè)計(jì)的三原則

        • 一,面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源,包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同,F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的,而是和設(shè)計(jì)本身的延遲緊密相連)。
        • 關(guān)鍵字: FPGA    系統(tǒng)設(shè)計(jì)    設(shè)計(jì)原則  

        基于DSP的某導(dǎo)航計(jì)算機(jī)模塊的設(shè)計(jì)

        • 摘要:隨著現(xiàn)代導(dǎo)航技術(shù)的發(fā)展,慣性導(dǎo)航作為一種自主導(dǎo)航技術(shù)已經(jīng)廣泛應(yīng)用于多種武器系統(tǒng)中,而導(dǎo)航計(jì)算機(jī)又是捷聯(lián)式慣導(dǎo)的核心部件。文章提出了一種采用基于DSP的某型導(dǎo)航計(jì)算機(jī)模塊的解決方案,設(shè)計(jì)方案采用雙處理
        • 關(guān)鍵字: DSP  CAN  FPGA  光電隔離  慣導(dǎo)  

        Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗實(shí)現(xiàn)突破

        • Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng)),Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey表示,第10代器件在工藝技術(shù)和體系結(jié)構(gòu)基礎(chǔ)上都進(jìn)行了優(yōu)化,以最低功耗實(shí)現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首
        • 關(guān)鍵字: FPGA  EDA  集成  

        FPGA在高清低碼流視頻編碼中應(yīng)用案例

        • 3G網(wǎng)絡(luò)和智能手機(jī)的迅速普及推動(dòng)了移動(dòng)互聯(lián)網(wǎng)的發(fā)展,為安防網(wǎng)絡(luò)從局域網(wǎng)擴(kuò)展到移動(dòng)互聯(lián)網(wǎng)提供了條件。通過對(duì)移動(dòng)互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測(cè)可以知,512 Kbps是一個(gè)有效而且可靠的帶寬值,如果能夠在這個(gè)帶
        • 關(guān)鍵字: FPGA    視頻編碼  

        三柵極技術(shù)給FPGA帶來突破性優(yōu)勢(shì)

        • 本文考察了半導(dǎo)體制造業(yè)中晶體管設(shè)計(jì)從傳統(tǒng)平面向3D結(jié)構(gòu)轉(zhuǎn)化的影響,以及其對(duì)可編程邏輯器件性能的顯著提升。引言2013年2月,Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的
        • 關(guān)鍵字: 三柵極    FPGA    3D結(jié)構(gòu)    可編程邏輯器件  

        克服FPGA電路板設(shè)計(jì)挑戰(zhàn)

        • 如果你在采用FPGA的電路板設(shè)計(jì)方面的經(jīng)驗(yàn)很有限或根本沒有,那么在新的項(xiàng)目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個(gè)有1000個(gè)引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設(shè)計(jì)過程,并且
        • 關(guān)鍵字: 電路板    開發(fā)板    引腳分配    FPGA    SSN  

        ASIC、ASSP、SoC和FPGA到底有何區(qū)別?

        • 我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題,諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題,至少技術(shù)和術(shù)語隨
        • 關(guān)鍵字: ASIC    ASSP    SoC    FPGA  

        基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)

        • 隨著軍事技術(shù)的高速發(fā)展,現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢(shì),在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上,計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用,這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
        • 關(guān)鍵字: 雷達(dá)信號(hào)模擬器  DSP  FPGA  數(shù)字頻率合成  

        JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

        • 對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用,轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開的系統(tǒng)設(shè)計(jì)極為關(guān)鍵,因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
        • 關(guān)鍵字: JESD204B    ADC    FPGA  

        基于FPGA的串并集合排序在雷達(dá)系統(tǒng)中的應(yīng)用

        • 在雷達(dá)抗干擾處理以及空時(shí)二維處理過程中數(shù)據(jù)排序?qū)⒈夭豢擅猓趥鹘y(tǒng)的DSP、CPU等常規(guī)軟件排序已經(jīng)不能夠滿足雷達(dá)系統(tǒng)實(shí)時(shí)性要求,使用 FPGA排序的趨勢(shì)將勢(shì)不可當(dāng)。FPGA由于具有較高的并行處理能力,目前已成為雷達(dá)陣列信號(hào)處理中的主流處理器件。
        • 關(guān)鍵字: 排序  FPGA  并行  串行  

        基于FPGA非正弦波形發(fā)生器的電路設(shè)計(jì)

        • 隨著直流輸電技術(shù)的應(yīng)用發(fā)展,高壓電纜線路和補(bǔ)償電容的增多,電力系統(tǒng)中的諧波分量將大大增加,它給電力設(shè)備和弱電系統(tǒng)帶來了諧波污染,并且電力電子裝置的日益增多,使電網(wǎng)中的高次諧波愈來愈嚴(yán)重。因此,檢驗(yàn)諧波控制設(shè)備的性能,或者測(cè)試負(fù)載設(shè)備在收到擾動(dòng)時(shí)的工作情況等,需要一些專門的諧波發(fā)生器來產(chǎn)生所需的諧波。
        • 關(guān)鍵字: 非正弦波形發(fā)生器  FPGA  LPM  DA9708  
        共9883條 123/659 |‹ « 121 122 123 124 125 126 127 128 129 130 » ›|

        fpga+dsp介紹

        您好,目前還沒有人創(chuàng)建詞條fpga+dsp!
        歡迎您創(chuàng)建該詞條,闡述對(duì)fpga+dsp的理解,并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
        ×

        “芯”朋友见面大会
        珠海|11.14|泰克“芯”朋友见面大会珠海站|泰克带您从测试角度看半导体的整条产业链,快来报名抢位吧>>