fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

Agilent 93000 面向SoC設(shè)計(jì)

安捷倫科技半導(dǎo)體測(cè)試事業(yè)部中國(guó)區(qū)總經(jīng)理李香偉先生認(rèn)為：“對(duì)于下一個(gè)新領(lǐng)域來(lái)講，其驅(qū)動(dòng)因素主要有數(shù)字化家庭、集成式手機(jī)、沒(méi)有邊界的辦公室。這些因素的共同需求就是低成本、高集成度以及高速鏈路。”所以，芯片引腳數(shù)量、性能、速度、集成度等越來(lái)越高的發(fā)展趨勢(shì)和測(cè)試成本越來(lái)越低的客戶需求成為下一個(gè)新領(lǐng)域在測(cè)試方面面臨的主要挑戰(zhàn)。面對(duì)下一個(gè)新領(lǐng)域的測(cè)試模式如圖1所示。到目前為止，采用高速鏈路的測(cè)試設(shè)備必然會(huì)降低
關(guān)鍵字： Agilent SoC ASIC

ARM提升設(shè)計(jì)工具能力并拓展SoC IP方案

近期，ARM公司宣布收購(gòu)EDA公司Axys。該公司專(zhuān)門(mén)提供快速、精確的綜合性處理器和系統(tǒng)的建模、仿真技術(shù)方案，通過(guò)此次收購(gòu)，ARM將拓展Axys的電子系統(tǒng)級(jí)(ESL)到RealView設(shè)計(jì)工具中。利用其ESL方面的專(zhuān)業(yè)技術(shù)，可以在開(kāi)發(fā)流程的早期(流片前)對(duì)設(shè)計(jì)進(jìn)行建模，從而有助于連接設(shè)計(jì)流程中的嵌入式軟件和EDA技術(shù)方案，并能降低整個(gè)系統(tǒng)的成本，加速產(chǎn)品上市并減少設(shè)計(jì)錯(cuò)誤。收購(gòu)后，ESL工具通過(guò)把ARM處理器、OptimoDE數(shù)據(jù)引擎、AMBA總線、軟件開(kāi)發(fā)流程以及業(yè)界領(lǐng)先的第三方IP整合在統(tǒng)一的設(shè)計(jì)環(huán)境
關(guān)鍵字： ARM SoC ASIC

Mentor Graphics與華為共建SoC軟硬件協(xié)同驗(yàn)證環(huán)境

Mentor和華為宣布共同建立SoC軟硬件協(xié)同驗(yàn)證環(huán)境。之前，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗(yàn)證方案成功建立了基于ARM的SoC驗(yàn)證環(huán)境。且通過(guò)利用Seamless協(xié)同驗(yàn)證環(huán)境，已經(jīng)成功調(diào)試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問(wèn)題。該次聯(lián)手旨在加強(qiáng)SoC驗(yàn)證方面雙方的全面合作。www.mentor.com
關(guān)鍵字： Mentor SoC ASIC

CSIP與Mentor聯(lián)合舉辦SoC協(xié)同仿真培訓(xùn)

2005年5月16日至5月17日，信息產(chǎn)業(yè)部軟件與集成電路促進(jìn)中心（CSIP）與著名EDA工具提供商Mentor Graphics公司（Mentor）聯(lián)合舉辦了為期兩天的“Seamless SoC系統(tǒng)軟硬件協(xié)同仿真技術(shù)培訓(xùn)”。包括中星微、北大、計(jì)算所、NEC、Freescale等多家IC設(shè)計(jì)單位的工程師參加了此次培訓(xùn)。 Mentor公司的Seamless產(chǎn)品可提供無(wú)縫的協(xié)同驗(yàn)證環(huán)境，使設(shè)計(jì)者在嵌入式軟件執(zhí)行和硬件仿真之間建立聯(lián)系，更方便
關(guān)鍵字： CSIP SoC ASIC

Cypress擴(kuò)大PSoC產(chǎn)品陣營(yíng)

PSoC器件是面向消費(fèi)、工業(yè)、辦公自動(dòng)化、電信和汽車(chē)應(yīng)用中的大量嵌入式控制功能而開(kāi)發(fā)的高性能、現(xiàn)場(chǎng)可編程、混合信號(hào)陣列。以其硬件的可配置性和動(dòng)態(tài)重構(gòu)等特點(diǎn)，引起了業(yè)界的廣泛關(guān)注。Cypress MicroSystems 最新的CY8C24xxx和CY8C22xxx系列器件是真正的系統(tǒng)級(jí)芯片，均包括一個(gè)24MHz 8位MCU；分別含有4kbytes和2kbytes的快速擦寫(xiě)存儲(chǔ)器；256bytes的SRAM；一個(gè)帶32位累加器的8
關(guān)鍵字： Cypress SoC ASIC

Altera推出具有突破性體系的Stratix II系列FPGA

FPGA已在數(shù)據(jù)通信、電信、無(wú)線通信、消費(fèi)類(lèi)產(chǎn)品、醫(yī)療、工業(yè)和軍事等各應(yīng)用領(lǐng)域當(dāng)中占據(jù)重要地位。由于芯片開(kāi)發(fā)成本不斷攀升，以及對(duì)更高性能的不斷追求，繼0.18mm和0.13mm之后，業(yè)界越來(lái)越熱衷于90nm芯片制造工藝。Xilinx、Intel等都已進(jìn)入該領(lǐng)域，Altera也是其重要的倡導(dǎo)者。近期，Altera推出了嶄新體系的大容量Stratix II系列FPGA。它具有創(chuàng)新的自適應(yīng)FPGA體系，即自適應(yīng)邏輯模塊（ALM），這使其在單個(gè)器件中具有雙倍多的邏輯容量，比第一代Stratix器件速度快50%，效
關(guān)鍵字： Altera FPGA

SoC系統(tǒng)描述與SystemC

摘要：隨著VLSI工藝技術(shù)的發(fā)展，為了縮短開(kāi)發(fā)周期，提高設(shè)計(jì)的可預(yù)見(jiàn)性，SoC設(shè)計(jì)已經(jīng)成為迫切需求。本文將比較C++、VHDL和SystemC，說(shuō)明SystemC是一種非常好的系統(tǒng)描述語(yǔ)言。同時(shí)利用C++和VHDL的語(yǔ)法來(lái)深入介紹SystemC的語(yǔ)法。引言在早期的集成電路設(shè)計(jì)過(guò)程中，由于低抽象層次的設(shè)計(jì)問(wèn)題比高抽象層次的設(shè)計(jì)問(wèn)題手工處理更難，這迫使研究者首先把注意力集中到低層次設(shè)計(jì)問(wèn)題上。例如：電路仿真、布局、布線和布局規(guī)劃。隨著低層次設(shè)計(jì)問(wèn)題變得易于處理，邏輯仿
關(guān)鍵字： SystemC SoC ASIC

MC33289在汽車(chē)防抱死制動(dòng)系統(tǒng)中的應(yīng)用

摘要：MC33289是Motorola公司推出的SMARTMOS智能模擬芯片中的高端驅(qū)動(dòng)器。本文將其應(yīng)用在汽車(chē)防抱死制動(dòng)系統(tǒng)(ABS)中，通過(guò)CPU和FPGA的設(shè)計(jì)，實(shí)現(xiàn)在驅(qū)動(dòng)電磁閥的同時(shí)對(duì)電磁閥及整個(gè)驅(qū)動(dòng)部分進(jìn)行靜態(tài)和動(dòng)態(tài)檢測(cè)的功能。關(guān)鍵詞：MC33289；防抱死制動(dòng)系統(tǒng)(ABS)；FPGA MC33289性能MC33289是Motorola公司推出的高端驅(qū)動(dòng)芯片，主要應(yīng)用在汽車(chē)和工業(yè)領(lǐng)域驅(qū)動(dòng)電磁閥等典型的感性負(fù)載。此器件在同一表貼封裝中包含兩個(gè)功率輸出開(kāi)關(guān)，每個(gè)開(kāi)關(guān)由一個(gè)
關(guān)鍵字： FPGA MC33289 防抱死制動(dòng)系統(tǒng)(ABS)

高速大容量數(shù)據(jù)采集板卡的SDRAM控制器設(shè)計(jì)

摘要：本文對(duì)高速、高精度大容量數(shù)據(jù)采集板卡所采用的SDRAM控制器技術(shù)進(jìn)行了討論，詳細(xì)介紹了基于FPGA的SDRAM控制器的設(shè)計(jì)、命令組合以及設(shè)計(jì)仿真時(shí)序，并將該技術(shù)應(yīng)用于基于PCI總線的100MHz單通道 AD9432高速大容量數(shù)據(jù)采集板卡，最后給出了板卡測(cè)試結(jié)果。關(guān)鍵詞：SDRAM；FPGA；AD9432 引言高速數(shù)據(jù)采集具有系統(tǒng)數(shù)據(jù)吞吐率高的特點(diǎn)，要求系統(tǒng)在短時(shí)間內(nèi)能夠傳輸并存儲(chǔ)采集結(jié)果。因此，采集數(shù)據(jù)的快速存儲(chǔ)能力和容量是制約加快系統(tǒng)速度和容許采集時(shí)間的主要因素之一。通常用于數(shù)據(jù)采
關(guān)鍵字： AD9432 FPGA SDRAM 存儲(chǔ)器

I2C總線控制器的VHDL設(shè)計(jì)及實(shí)現(xiàn)

摘要：本文用VHDL設(shè)計(jì)了一個(gè)簡(jiǎn)潔而實(shí)用的I2C總線控制器，介紹了詳細(xì)的設(shè)計(jì)思路和在FPGA中的實(shí)現(xiàn)，并給出了在嵌入式系統(tǒng)設(shè)計(jì)中的使用方法。關(guān)鍵詞：I2C總線；VHDL；FPGA 引言I2C總線以其接口簡(jiǎn)單、使用靈活等突出優(yōu)點(diǎn)在數(shù)字系統(tǒng)中獲得了廣泛的應(yīng)用。尤其在嵌入式系統(tǒng)中，I2C總線被普遍用來(lái)連接CPU/MCU和外圍器件。I2C總線規(guī)范經(jīng)過(guò)十幾年的實(shí)踐，發(fā)展了多層標(biāo)準(zhǔn)。從傳輸速率上劃分，有標(biāo)準(zhǔn)模式(100Kbit/s)，快速模式(400Kbit/s)，高速模式(3
關(guān)鍵字： FPGA I2C總線 VHDL

將處理器集成入FPGA的整合之道

引言現(xiàn)有的FPGA設(shè)計(jì)策略只是將FPGA看作一個(gè)單個(gè)元件，且需要依靠HDL輸入(HDL capture)和仿真的手段來(lái)進(jìn)行元件設(shè)計(jì)和驗(yàn)證。而在將處理器集成入FPGA，試圖在可編程部件中成就一個(gè)完全內(nèi)嵌的系統(tǒng)時(shí)，其所呈現(xiàn)出的復(fù)雜性是現(xiàn)有方法無(wú)法有效解決的。若想對(duì)嵌入到FPGA中基于處理器的整個(gè)數(shù)字系統(tǒng)進(jìn)行輸入、運(yùn)行及調(diào)試，工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設(shè)計(jì)工具，在一個(gè)集成化的FPGA執(zhí)行環(huán)境中協(xié)調(diào)工作的理想設(shè)計(jì)平臺(tái)。本文概述了開(kāi)發(fā)這種系統(tǒng)所必須面對(duì)的各種設(shè)計(jì)挑戰(zhàn)，并講解了Altium公司的最新電子
關(guān)鍵字： FPGA

CPLD在合成孔徑雷達(dá)目標(biāo)模擬視頻板設(shè)計(jì)中的應(yīng)用

摘要：本文介紹了一種合成孔徑雷達(dá)目標(biāo)模擬視頻板卡的設(shè)計(jì)實(shí)例,它采用Altera公司的EMP7128S及MAX+PLUS-II 開(kāi)發(fā)系統(tǒng)實(shí)現(xiàn)。由于采用該器件,簡(jiǎn)化了電路設(shè)計(jì),減小了設(shè)備體積,同時(shí)也使設(shè)備的可靠性和設(shè)計(jì)的靈活性大大提高。關(guān)鍵詞：合成孔徑雷達(dá)；FPGA/CPLD；PCI接口；乒乓結(jié)構(gòu)引言合成孔徑雷達(dá)(Synthetic Aperture Radar,簡(jiǎn)稱SAR)是以合成孔徑原理和脈沖壓縮技術(shù)為理論基礎(chǔ),以高速數(shù)字處理和精確運(yùn)動(dòng)補(bǔ)償為前提條件的高分辨率成像雷達(dá)。對(duì)于合成孔徑雷達(dá)成像處
關(guān)鍵字： FPGA/CPLD PCI接口合成孔徑雷達(dá) 乒乓結(jié)構(gòu)

基于FPGA的神經(jīng)元自適應(yīng)PID控制器設(shè)計(jì)

摘要：本文提出了一種用FPGA實(shí)現(xiàn)神經(jīng)元自適應(yīng)PID控制器的方案，采用modelsim 5.6d進(jìn)行仿真驗(yàn)證并在Synplify Pro 7.1平臺(tái)上進(jìn)行綜合，結(jié)果表明該方案具有運(yùn)算速度快、精度高和易于實(shí)現(xiàn)的特點(diǎn)。關(guān)鍵詞：神經(jīng)元；PID；FPGA；BP神經(jīng)網(wǎng)絡(luò)引言迄今為止，PID控制器因其具有結(jié)構(gòu)簡(jiǎn)單、容易實(shí)現(xiàn)等特點(diǎn)，仍是實(shí)際工業(yè)過(guò)程中廣泛采用的一種比較有效的控制方法。但當(dāng)被控對(duì)象存在非線性和時(shí)變特性時(shí)，傳統(tǒng)的PID 控制器往往難以獲得滿意的控制效果。神經(jīng)網(wǎng)絡(luò)以其強(qiáng)大
關(guān)鍵字： BP神經(jīng)網(wǎng)絡(luò) FPGA PID 神經(jīng)元

以系統(tǒng)為中心的全層次納米級(jí)SoC設(shè)計(jì)方法學(xué)

引言2003年SoC的收入達(dá)到了310億美元，隨著通信行業(yè)及個(gè)人電子設(shè)備市場(chǎng)的快速發(fā)展，這一數(shù)字有望在2008年再翻上一番。其主要應(yīng)用領(lǐng)域包括：數(shù)字蜂窩式移動(dòng)電話及基礎(chǔ)設(shè)施、存儲(chǔ)設(shè)備、視頻游戲機(jī)、消費(fèi)類(lèi)顯示設(shè)備、圖形卡、數(shù)字電視、個(gè)人電腦用主板、寬帶接入設(shè)備以及DVD等。個(gè)人電子設(shè)備需求的持續(xù)上升表示SoC設(shè)計(jì)正發(fā)展到一個(gè)轉(zhuǎn)折點(diǎn)，因?yàn)榇祟?lèi)系統(tǒng)的產(chǎn)品壽命一般都不會(huì)超過(guò)一年，而新產(chǎn)品的問(wèn)世周期為兩年。研究表明，一項(xiàng)高科技新產(chǎn)品只要延遲上市6個(gè)月，其生命周期內(nèi)的收入就要減少大概30%。而且，近年來(lái)這種商業(yè)影響有
關(guān)鍵字： Cadence SoC ASIC

基于FPGA的專(zhuān)用信號(hào)處理器設(shè)計(jì)和實(shí)現(xiàn)

摘　要：本文介紹基于FPGA、用VHDL語(yǔ)言編程實(shí)現(xiàn)矢量脫靶量測(cè)量專(zhuān)用信號(hào)處理器的方法。有效利用FPGA片內(nèi)硬件資源，無(wú)需外圍電路，高度集成，實(shí)現(xiàn)了對(duì)復(fù)數(shù)數(shù)據(jù)進(jìn)行去直流、加窗、512點(diǎn)FFT和求模平方運(yùn)算。關(guān)鍵詞：512點(diǎn)FFT；FPGA；蝶形運(yùn)算前言矢量脫靶量測(cè)量系統(tǒng)中，信號(hào)處理電路模塊的主要任務(wù)是完成目標(biāo)檢測(cè)、數(shù)據(jù)存儲(chǔ)以及給其它單元控制信號(hào)。系統(tǒng)所進(jìn)行的目標(biāo)檢測(cè)需要計(jì)算信號(hào)的功率譜，所以先要對(duì)采集到的多通道(8路)數(shù)據(jù)按512點(diǎn)為一幀，作FFT處理，得到其頻譜。為了監(jiān)測(cè)接收機(jī)工作狀態(tài)，需要在頻域
關(guān)鍵字： 512點(diǎn)FFT FPGA 蝶形運(yùn)算