fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

加速實(shí)現(xiàn)網(wǎng)絡(luò)邊緣低功耗人工智能應(yīng)用

　　架構(gòu)轉(zhuǎn)變和網(wǎng)絡(luò)邊緣日益增長(zhǎng)的智能需求　　自第一臺(tái)電腦發(fā)明以來，尋求最理想系統(tǒng)架構(gòu)的路途始終充滿坎坷。從計(jì)算發(fā)展史中可以看出，系統(tǒng)架構(gòu)始終在計(jì)算資源遠(yuǎn)離用戶的集中式架構(gòu)和處理資源靠近用戶的分布式架構(gòu)之間反復(fù)搖擺。曾于20世紀(jì)70年代和80年代流行的基于服務(wù)器的方案則采用高度集中化的方法積蓄計(jì)算資源和存儲(chǔ)能力。但是這一理念很快在低成本個(gè)人電腦和互聯(lián)網(wǎng)快速發(fā)展的80和90年代衰落了。在這種新的架構(gòu)模式下，計(jì)算任務(wù)不斷向個(gè)人電腦傾斜?！　@個(gè)人電腦構(gòu)建的高度分布式方案似乎無懈可擊，直到以智能手機(jī)、平板電腦和
關(guān)鍵字：邊緣計(jì)算 FPGA

80后工程師獨(dú)白：我的工程師生涯還要從紅白機(jī)中的PCB板說起

　　“夢(mèng)想這東西和經(jīng)典一樣，永遠(yuǎn)不會(huì)因?yàn)闀r(shí)間而褪色，反而更顯珍貴!　　----獻(xiàn)給所有有夢(mèng)想的人　　我是一個(gè)平凡的工程師，標(biāo)準(zhǔn)的80后，從事單片機(jī)及嵌入式相關(guān)工作已經(jīng)有幾年有余。每天忙忙碌碌，上班下班，既有做出產(chǎn)品時(shí)的開心，也有調(diào)試程序時(shí)的痛苦。一個(gè)平凡的人，做著一些平凡的事，每天過著平凡的生活。　　有人說做電子工程師是年輕人的活，過了30還不轉(zhuǎn)管理無論是體力上還是精力上都無法勝任了。這句話有一定的道理，但如果興趣依舊為何不繼續(xù)追尋自己的夢(mèng)想呢?從小我就對(duì)機(jī)械、電子方面的東西感興趣。聽父母說，每次買回的玩
關(guān)鍵字： Linux FPGA

高云半導(dǎo)體設(shè)立北美銷售辦事處加速拓展美洲業(yè)務(wù)

　　美國加州圣何塞，2018年5月21日，國內(nèi)領(lǐng)先的低功耗、小封裝和性能驅(qū)動(dòng)的現(xiàn)場(chǎng)可編程邏輯器件(FPGA)供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司(如下簡(jiǎn)稱“高云半導(dǎo)體”)，近日宣布在硅谷設(shè)立北美銷售辦事處，以順應(yīng)北美地區(qū)在消費(fèi)電子、通信、工業(yè)、汽車電子和醫(yī)療領(lǐng)域?qū)PGA持續(xù)快速增長(zhǎng)的市場(chǎng)需求，加速高云半導(dǎo)體在美洲地區(qū)的市場(chǎng)拓展與銷售增長(zhǎng)?！　〈送猓咴瓢雽?dǎo)體還與Fahrner-Miller Associates簽署協(xié)議，這家具有代表性的電子制造商將推進(jìn)高云半導(dǎo)體在加利福尼亞北部和內(nèi)華達(dá)北部FPGA產(chǎn)品線
關(guān)鍵字：高云半導(dǎo)體 FPGA

英特爾 FPGA 助力 Microsoft Azure 人工智能

　　新特性：在近日舉行的 Microsoft Build 大會(huì)上，Microsoft推出了基于 Project Brainwave 的 Azure 機(jī)器學(xué)習(xí)硬件加速模型，并與 Microsoft Azure Machine Learning SDK 相集成以供預(yù)覽?？蛻艨梢允褂?Azure 大規(guī)模部署的英特爾? FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)技術(shù)，為其模型提供行業(yè)領(lǐng)先的人工智能 (AI) 推理性能?！　　白鳛橐患艺w技術(shù)提供商，我們通過與 Microsoft 密切合作為人工智能提供支持。人工智能適用于
關(guān)鍵字：英特爾 FPGA

解讀中國芯片真實(shí)水平，與世界頂尖差多少？

我國缺乏技術(shù)積累，沒有辦法很快趕上去。關(guān)鍵是缺乏這方面的人才，很多時(shí)候，人才靠錢來挖都是挖不到的。
關(guān)鍵字：芯片 FPGA

中國萬能芯片獲突破可用于相控陣?yán)走_(dá) 打破西方壟斷

本次中國電子和中國電科在FPGA上取得的成績(jī)，則充分說明了，自主研發(fā)的路是完全能夠走通的。
關(guān)鍵字： FPGA 相控陣?yán)走_(dá)

在FPGA的編程語言里，這是你最容易犯的錯(cuò)誤

　　我知道，我對(duì)與電子有關(guān)的所有事情都很著迷，但不論從哪個(gè)角度看，今天的現(xiàn)場(chǎng)可編程門陣列(FPGA)，都顯得“鶴立雞群”，真是非常棒的器件。如果在這個(gè)智能時(shí)代，在這個(gè)領(lǐng)域，想擁有一技之長(zhǎng)的你還沒有關(guān)注FPGA，那么世界將拋棄你，時(shí)代將拋棄你。本公眾號(hào)作者ALIFPGA，多年FPGA開發(fā)經(jīng)驗(yàn)，所有文章皆為多年學(xué)習(xí)和工作經(jīng)驗(yàn)之總結(jié)?！　∵壿媽懚嗔?，有時(shí)候一些基本的錯(cuò)誤忘了避免了?！　∽蛱煸O(shè)計(jì)邏輯的時(shí)候就不小心觸雷了，有個(gè)信號(hào)有激勵(lì)沒響應(yīng)，后來看了時(shí)序報(bào)告，有這么一句話。　　 &nbs
關(guān)鍵字： FPGA

FPGA的圖像處理是怎么做到的？

　　基于軟件的圖像處理方法存在著一些局限性，尤其是計(jì)算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應(yīng)用的平臺(tái)。許多圖像處理本身就是并行計(jì)算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面我介紹兩幾種比較基礎(chǔ)的圖像處理算法思想?！　畏鶊D像的點(diǎn)操作是圖像處理中最簡(jiǎn)單的操作，輸出值只取決于輸入值，與位置無關(guān)，可以看作是一個(gè)函數(shù)的映射。從硬件實(shí)現(xiàn)的角度來說，最簡(jiǎn)單的方式就是通過一個(gè)實(shí)現(xiàn)函數(shù)的模塊對(duì)輸入的每個(gè)像素進(jìn)行依次處
關(guān)鍵字： FPGA 圖像處理

SoC到底貴不貴？無線充電BOM成本大比拼

移動(dòng)電源的發(fā)展路線，由早期的MCU+電源的方案結(jié)構(gòu)，隨著市場(chǎng)的成熟而慢慢轉(zhuǎn)變?yōu)镾oC集成化。與之類似，無線充電行業(yè)勢(shì)必也會(huì)淘汰落后的MCU方案，走上相同的SoC發(fā)展路線。
關(guān)鍵字： SoC 無線充電

Cadence Innovus助力Realtek成功開發(fā)DTV SoC解決方案

　　楷登電子(美國Cadence公司)今日宣布，瑞昱半導(dǎo)體股份有限公司(Realtek Semiconductor Corp.)將 Cadence? Innovus? 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)用于其最新 28nm 數(shù)字電視(DTV)系統(tǒng)級(jí)芯片的研發(fā)并成功流片，同時(shí)成功縮小了芯片面積并降低了功耗。除了改善結(jié)果質(zhì)量(QoR)之外，Innovus 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)容量更高，可支持實(shí)現(xiàn)更大的頂層模塊，降低 SoC 頂層設(shè)計(jì)的分割區(qū)
關(guān)鍵字： Cadence SoC

工程師設(shè)計(jì)經(jīng)驗(yàn)分享：畫FPGA開發(fā)板所犯的那些錯(cuò)誤

　　畫FPGA開發(fā)板所犯的那些錯(cuò)誤，小編這里先截下我最初畫這個(gè)開發(fā)板的一張“慘不忍睹”的PCB讓大家看看?！　op Layer如圖：　　　　Bottom Layer如圖：　　　　第一遍畫的時(shí)候，想“速戰(zhàn)速?zèng)Q”把它畫完，草草了事，但是等全部布線完以后卻發(fā)現(xiàn)這里面的錯(cuò)誤實(shí)在是太多了，我覺得最核心的錯(cuò)誤就是一開始就沒有注意整個(gè)系統(tǒng)各個(gè)元器件的布局，從而導(dǎo)致了“災(zāi)難”的發(fā)生，后來的布線也就非常困難。大家很容易可以
關(guān)鍵字： FPGA Layer

CAST和Achronix使用無損壓縮IP支持從數(shù)據(jù)中心到邊緣的數(shù)據(jù)處理

　　基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)領(lǐng)域內(nèi)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)日前宣布：與專注于為電子系統(tǒng)設(shè)計(jì)人員提供半導(dǎo)體IP的半導(dǎo)體知識(shí)產(chǎn)權(quán)公司CAST Incorporated達(dá)成合作;CAST的高性能無損壓縮IP已經(jīng)被植入，以支持Achronix 的FPGA產(chǎn)品組合，用來完成數(shù)據(jù)中心和移動(dòng)邊緣間數(shù)據(jù)傳輸?shù)母咝幚怼！　AST為Deflate
關(guān)鍵字： CAST FPGA

FPGA學(xué)習(xí)：PLL分頻計(jì)數(shù)的LED閃爍實(shí)例

　　如圖8.17所示，本實(shí)例將用到FPGA內(nèi)部的PLL資源，輸入FPGA引腳上的25MHz時(shí)鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時(shí)鐘信號(hào)，這4路時(shí)鐘信號(hào)又分別驅(qū)動(dòng)4個(gè)不同位寬的計(jì)數(shù)器不停的計(jì)數(shù)工作，這些計(jì)數(shù)器的最高位最終輸出用于控制4個(gè)不同的LED亮滅。由于這4個(gè)時(shí)鐘頻率都有一定的倍數(shù)關(guān)系，所以我們也很容易通過調(diào)整合理的計(jì)數(shù)器位寬，達(dá)到4個(gè)LED閃爍一致的控制。　　　　cy4.v模塊代碼解析　　先來看cy4.v模塊的
關(guān)鍵字： FPGA PLL

將eFPGA應(yīng)用于嵌入式360度視域視覺系統(tǒng)中

　　引言：2018年4月11日，工業(yè)和信息化部、公安部和交通運(yùn)輸部聯(lián)合發(fā)布“關(guān)于印發(fā)《智能網(wǎng)聯(lián)汽車道路測(cè)試管理規(guī)范(試行)》的通知”，為我國智能網(wǎng)聯(lián)汽車道路測(cè)試提供了相關(guān)法律依據(jù)。三部委在賦予智能網(wǎng)聯(lián)汽車上路資格的同時(shí)，也提出了若干嚴(yán)格的條件。　　其中，在第二章“測(cè)試主體、測(cè)試駕駛?cè)思皽y(cè)試車輛”的第七條第(四)點(diǎn)中，三部委要求：具備車輛狀態(tài)記錄、存儲(chǔ)及在線監(jiān)控功能，能實(shí)時(shí)回傳下列第1、2、3項(xiàng)信息，并自動(dòng)記錄和存儲(chǔ)下列各項(xiàng)信息在車輛事故或失效狀況發(fā)生前至少90秒的數(shù)據(jù)，數(shù)據(jù)存儲(chǔ)時(shí)間不少于3年：　　1.&n
關(guān)鍵字： eFPGA SoC

Arm推出全新靈活SoC解決方案，助力物聯(lián)網(wǎng)安全設(shè)備加速開發(fā)

　　Arm宣布推出一套基于PSA規(guī)范的全新物聯(lián)網(wǎng)解決方案——Arm SDK-700系統(tǒng)設(shè)計(jì)套件，以用于加速安全SoC的開發(fā)。作為一套綜合的SoC系統(tǒng)框架，使用 Arm SDK-700系統(tǒng)設(shè)計(jì)套件可設(shè)計(jì)安全的SoC，并應(yīng)用于豐富多樣的IoT節(jié)點(diǎn)、網(wǎng)關(guān)設(shè)備和嵌入式產(chǎn)品。該解決方案不僅使合作伙伴能夠在通用軟件開發(fā)環(huán)境中打造安全設(shè)備，同時(shí)還使其業(yè)務(wù)的多樣性和差異化可以在新的物聯(lián)網(wǎng)應(yīng)用中蓬勃發(fā)展?！　rm是物聯(lián)網(wǎng)的首選架構(gòu)，迄今為止已為1250億芯片提供了計(jì)算能力。公司有一個(gè)宏大的愿
關(guān)鍵字： Arm SoC