fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

基于FPGA/CPLD的VHDL語言電路設(shè)計(jì)優(yōu)化方法

　　VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設(shè)計(jì)、多層次的硬件描述語言，是集行為描述、RTL描述、門級(jí)描述功能為一體的語言，并已成為描述、驗(yàn)證和設(shè)計(jì)數(shù)字系統(tǒng)中最重要的標(biāo)準(zhǔn)語言之一。由于VHDL在語法和風(fēng)格上類似于高級(jí)編程語言，可讀性好，描述能力強(qiáng)，設(shè)計(jì)方法靈活，可移植性強(qiáng)，因此它已成為廣大EDA工程師的首選。目前，
關(guān)鍵字： FPGA CPLD VHDL

Synopsys發(fā)起的“IP Accelerated”計(jì)劃重新定義了IP供應(yīng)商范式

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS)日前宣布：推出其名為“IP Accelerated”的IP加速計(jì)劃，以幫助設(shè)計(jì)師顯著地減少在其系統(tǒng)級(jí)芯片(SoC)中集成IP所需的時(shí)間和工作量。該計(jì)劃擴(kuò)展了Synopsys已有的、多樣化的、已流片驗(yàn)證過的DesignWare? IP產(chǎn)品組合，增加了全新的IP Prototyping Kits原型設(shè)計(jì)套件、IP Virtual Development K
關(guān)鍵字： Synopsys IP SoC

STM32再學(xué)習(xí)之工程師眼中的SPI

　　前些天，有位網(wǎng)友談到通過FPGA來實(shí)現(xiàn)SPI通訊。通過帖子的回復(fù)發(fā)現(xiàn)好多網(wǎng)友對(duì)SPI通訊還有些疑惑，于是今天就帶著大家從SPI的標(biāo)準(zhǔn)協(xié)議，SPI在STM32單片機(jī)上的配置及在74HC595邏輯芯片通訊的實(shí)例來全方面認(rèn)識(shí)一下這個(gè)既復(fù)雜又簡單的通訊協(xié)議?！　PI 是Serial Peripheral Interface的縮寫，直譯為串行外圍設(shè)備接口，SPI是Motorola公司推出的一種同步串行通訊方式，是一種四線同步總線，因其硬件功能很強(qiáng)，與SPI有關(guān)的軟件就相當(dāng)簡單，使MCU有更多的時(shí)間處理其他事務(wù)
關(guān)鍵字： FPGA SPI MCU

Altera可編程邏輯成為軟件定義數(shù)據(jù)中心的關(guān)鍵DNA

　　Altera公司(NASDAQ: ALTR)今天宣布，其FPGA成為軟件定義數(shù)據(jù)中心(SSDC)開發(fā)的核心組成，Altera與微軟研究院以及必應(yīng)合作，加速網(wǎng)絡(luò)搜索引擎部分的開發(fā)。Altera的現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)加速了大量數(shù)據(jù)在服務(wù)器上的處理過程，幫助解決大數(shù)據(jù)難題，滿足了巨大的分布式工作負(fù)載需求。　　微軟在名為《一種加速大規(guī)模數(shù)據(jù)中心服務(wù)的重新配置架構(gòu)》的研究論文中共享了關(guān)鍵開發(fā)內(nèi)容，在明尼阿波利斯舉行的41屆計(jì)算機(jī)體系結(jié)構(gòu)國際大會(huì) (ISCA)上宣讀此篇論文。這篇論文詳細(xì)介紹了怎樣應(yīng)
關(guān)鍵字： Altera FPGA 可編程邏輯

臺(tái)積電制程加持　Dialog藍(lán)牙Smart SoC小又省電

　　戴樂格(Dialog)半導(dǎo)體透過與臺(tái)積電合作研發(fā)制程技術(shù)，推出市面上尺寸最小的藍(lán)牙Smart系統(tǒng)單晶片(SoC)，以滿足個(gè)人電腦與行動(dòng)裝置及其周邊，以及消費(fèi)性電子等應(yīng)用產(chǎn)品開發(fā)商，對(duì)尺寸與功耗日益嚴(yán)苛的要求。　　戴樂格執(zhí)行長Jalal Bagherli表示，電腦周邊與穿戴式電子已普遍采用藍(lán)牙Smart標(biāo)準(zhǔn)。　　戴樂格執(zhí)行長Jalal Bagherli表示，戴樂格推出的Smartbond是目前業(yè)界尺寸最小、功耗最低且整合度最高的藍(lán)牙Smart晶片，其功耗僅為以往產(chǎn)品的50%，亦即電池壽命
關(guān)鍵字：臺(tái)積電 SoC

硅谷采風(fēng)

　　4月初，筆者作為亞歐記者團(tuán)的成員，訪問了美國硅谷，以下是部分公司的趨勢(shì)。　　Lattice CEO: 新型FPGA是高增長的主要驅(qū)動(dòng)力　　定位于低成本、低功耗和小尺寸FPGA領(lǐng)導(dǎo)者的Lattice，2013財(cái)年?duì)I收達(dá)3.3億美元，比2012年上升19%，其中以智能手機(jī)為代表的消費(fèi)類產(chǎn)品線成長了180%，增速驚人。總裁兼CEO Darin Billerbeck說，公司主要驅(qū)動(dòng)力是在新產(chǎn)品上，2013財(cái)年新產(chǎn)品占了該公司營收的45 %，而主流產(chǎn)品約44%，成熟產(chǎn)品只有10%左右。　　Latti
關(guān)鍵字： FPGA IC GEO 201406

廠商聯(lián)合應(yīng)對(duì)日益復(fù)雜的SDR設(shè)計(jì)

　　繼去年“2013年ADI設(shè)計(jì)峰會(huì)”第一次共同舉行新聞發(fā)布會(huì)以后，這是ADI公司與Xilinx第二次坐在一起面對(duì)媒體，此次共同發(fā)布的內(nèi)容是面向電子設(shè)計(jì)工程師推介高效的系統(tǒng)級(jí)SDR(軟件定義無線電)解決方案。　　說實(shí)話，大家可能更關(guān)心這兩家巨頭公司為何會(huì)頻頻攜手合作呢? 　　應(yīng)對(duì)SDR設(shè)計(jì)工程師面臨全新設(shè)計(jì)挑戰(zhàn) 　　從快速發(fā)展的通訊市場(chǎng)來看，電子設(shè)備開發(fā)工程師面臨著日益嚴(yán)峻的挑戰(zhàn)。　　首先是市場(chǎng)挑戰(zhàn)。第一個(gè)是產(chǎn)品上市時(shí)間的壓力，誰首先占領(lǐng)這個(gè)市場(chǎng)，誰就占領(lǐng)了先機(jī);第二個(gè)
關(guān)鍵字： ADI Xilinx FPGA 201406

博通宣布為外圍設(shè)備推出Bluetooth Smart芯片

全球有線和無線通信半導(dǎo)體創(chuàng)新解決方案領(lǐng)導(dǎo)者博通(Broadcom)公司(NASDAQ：BRCM)于2014年6月6日宣布為原始設(shè)備制造商(OEM)推出兩款高性價(jià)比Bluetooth? Smart單芯片解決方案(SoC)，以提升家庭娛樂和移動(dòng)計(jì)算技術(shù)的用戶體驗(yàn)?！　o處不在的內(nèi)置于數(shù)字電視、OTT盒子、機(jī)頂盒(STB)、個(gè)人電腦以及平板電腦上的Wi-Fi和藍(lán)牙技術(shù)，使人們?cè)絹碓揭蕾囉谥悄茉O(shè)備所配備的遙控裝置、鍵盤和鼠標(biāo)。新款Bluetooth Smart芯片BCM20734和BCM20738將博通公司的連接
關(guān)鍵字：博通 OEM SoC

物聯(lián)網(wǎng)時(shí)代本土芯片企業(yè)如何定位？

自從2000年18號(hào)文件”頒布以來，中國已經(jīng)擁有過超600余家的本土芯片設(shè)計(jì)企業(yè)，就在大家還在為“CPU，F(xiàn)PGA，DSP，Memory”這四大通用半導(dǎo)體器件而努力時(shí)，忽然來到了“物聯(lián)網(wǎng)時(shí)代”，面對(duì)“低功耗、高性能、小型化、低成本”這4個(gè)并存的嚴(yán)苛條件，中國本土芯片企業(yè)該如何定位才能保證生存并發(fā)展，成了一個(gè)非常現(xiàn)實(shí)的課題。特別是當(dāng)客戶需求開始向系統(tǒng)級(jí)方向發(fā)展時(shí)，中國本土芯片產(chǎn)品如何形成可以滿足需求的系統(tǒng)解決方案，這是一個(gè)大大的挑戰(zhàn)。
關(guān)鍵字：物聯(lián)網(wǎng) MCU FPGA 201406

基于FPGA的多路相干DDS信號(hào)源設(shè)計(jì)

摘要：傳統(tǒng)的多路同步信號(hào)源常采用單片機(jī)搭載多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)實(shí)現(xiàn)復(fù)雜，且在要求各路同步相干可控時(shí)難以實(shí)現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實(shí)現(xiàn)相干多路DDS的工作原理、設(shè)計(jì)思路、電路結(jié)構(gòu)。利用Modelsim仿真驗(yàn)證了該設(shè)計(jì)的正確性，本設(shè)計(jì)具有調(diào)相方便，相位連續(xù)，頻率穩(wěn)定度高等優(yōu)點(diǎn)。關(guān)鍵詞：DDS;現(xiàn)場(chǎng)可編程門陣列(FPGA);相位累加器;Verilog_HDL 實(shí)現(xiàn)信號(hào)源的多路同步輸出且各路間擁有固定的相位關(guān)系，在雷達(dá)、通信等多領(lǐng)域有著重要的應(yīng)用。
關(guān)鍵字： FPGA DDS

德州儀器拓展了具有低功率、內(nèi)存和安全性選項(xiàng)的三相智能電子式電表 SoC 產(chǎn)品系列

　　日前，德州儀器 (TI) 宣布推出面向智能電表和便攜式測(cè)量應(yīng)用的新型三相計(jì)量片上系統(tǒng) (SoC)，從而提升了其在智能電網(wǎng)能量測(cè)量解決方案領(lǐng)域中的領(lǐng)導(dǎo)地位。新的 MSP430F67641 SoC 內(nèi)置了高性能 ΔΣ 模數(shù)轉(zhuǎn)換器 (ADC)，適用于那些要求在寬動(dòng)態(tài)范圍內(nèi)提供高準(zhǔn)確度的能量測(cè)量產(chǎn)品。一個(gè)集成型 320 段 LCD 免除了增設(shè)外部驅(qū)動(dòng)器的需要，并使開發(fā)人員能夠打造出擁有詳細(xì)顯示和擴(kuò)展語言支持能力的下一代智能型能量測(cè)量設(shè)備，同時(shí)仍可在睡眠模式中保持低功耗。　　此外，新
關(guān)鍵字： TI MSP430F67641 SoC

一種基于FPGA的數(shù)字核脈沖分析器設(shè)計(jì)

0 引言多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測(cè)與和技術(shù)應(yīng)用中常用的儀器。20世紀(jì)90年代國外就已經(jīng)推出了基于高速核脈沖波形采樣和數(shù)字濾波成型技術(shù)的新型多道能譜儀，使數(shù)字化成為脈沖能譜儀發(fā)展的重要方向。國內(nèi)譜儀技術(shù)多年來一直停留在模擬技術(shù)水平上，數(shù)字化能譜測(cè)量技術(shù)仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數(shù)字化γ能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。 1 數(shù)字多道分析儀的優(yōu)勢(shì) 國內(nèi)很大一部分學(xué)者采用核譜儀模擬電路的方
關(guān)鍵字： FPGA AD9649

AMD 嵌入式G系列明星產(chǎn)品線再添新丁

　　AMD (NYSE: AMD)于2014年6月4日宣布針對(duì)嵌入式應(yīng)用推出全新x86 AMD嵌入式G系列系統(tǒng)級(jí)芯片(SoC)和中央處理器(CPU) 解決方案，包括針對(duì)惠普醫(yī)療、金融、教育和零售行業(yè)瘦客戶機(jī)以及Advantech(研華科技)用于嚴(yán)苛環(huán)境的工業(yè)應(yīng)用的前期采購解決方案?！　∪孪盗挟a(chǎn)品將屢獲殊榮的AMD嵌入式G系列平臺(tái)在高性能、低功耗方面的優(yōu)勢(shì)進(jìn)一步提升，同時(shí)將企業(yè)級(jí)糾錯(cuò)編碼(ECC)內(nèi)存支持、雙核/四核以及獨(dú)顯級(jí)卡的GPU和I/O控制器集成在一個(gè)芯片上，帶來更高的性能和安全性。全新G系列處理
關(guān)鍵字： AMD SoC CPU

全面剖析數(shù)字電路中的復(fù)位設(shè)計(jì)

隨著數(shù)字化設(shè)計(jì)和SoC的日益復(fù)雜，復(fù)位架構(gòu)也變得非常復(fù)雜。在實(shí)施如此復(fù)雜的架構(gòu)時(shí)，設(shè)計(jì)人員往往會(huì)犯一些低級(jí)錯(cuò)誤，這些錯(cuò)誤可能會(huì)導(dǎo)致亞穩(wěn)態(tài)、干擾或其他系統(tǒng)功能故障。本文討論了一些復(fù)位設(shè)計(jì)的基本的結(jié)構(gòu)性問題。在每個(gè)問題的最后，都提出了一些解決方案。復(fù)位域交叉問題 1. 問題在一個(gè)連續(xù)設(shè)計(jì)中，如果源寄存器的異步復(fù)位不同于目標(biāo)寄存器的復(fù)位，并且在起點(diǎn)寄存器的復(fù)位斷言過程中目標(biāo)寄存器的數(shù)據(jù)輸入發(fā)生異步變化，那么該路徑將被視為異步路徑，盡管源寄存器和目標(biāo)寄存器都位于同一個(gè)時(shí)鐘域，在源寄存器的復(fù)位斷言過程中可
關(guān)鍵字： SoC 復(fù)位

簡述嵌入式邏輯分析儀在FPGA測(cè)試中的應(yīng)用

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： FPGA ELA 邏輯分析儀