fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

基于FPGA的LCD顯示遠(yuǎn)程更新

　　1 項目背景　　1.1 研究背景　　LCD顯示屏的應(yīng)用越來越廣，數(shù)量越來越多。LCD顯示屏應(yīng)用廣泛，無處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場帶來了巨大的商機(jī)。傳統(tǒng)的顯示器大多采用控制系統(tǒng)與顯示界面集成在一起的方案，不便于實時管理與有效維護(hù)，不便于及時更新;也不便于人親臨惡劣的工作環(huán)境下進(jìn)行人為操控。LED顯示屏用戶迫切需要實現(xiàn)對LED顯示屏的遠(yuǎn)程控制。
關(guān)鍵字： FPGA LCD Microblaze

基于FPGA的Viterbi譯碼器設(shè)計及實現(xiàn)

　　卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡單。隨著可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計快速、成本低廉、現(xiàn)場可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計的最佳方法。項目目的是用FPGA實現(xiàn)一個Viterbi譯碼器。　　一、譯碼器功能分析　　譯碼器是一種具有“翻譯”功能的邏輯電路，這
關(guān)鍵字： FPGA Viterbi 譯碼器

基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計與實現(xiàn)

　　項目研究的目的和主要研究內(nèi)容　　研究目的　　為了遠(yuǎn)程對現(xiàn)場進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡化現(xiàn)場監(jiān)控設(shè)備，有效地提高整個系統(tǒng)的穩(wěn)定性和安全性。擬開發(fā)一款遠(yuǎn)程控制器，簡稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動、內(nèi)嵌WEB配置頁等多項功能。　　主要研究內(nèi)容　　1.遠(yuǎn)程監(jiān)控系統(tǒng) 　　遠(yuǎn)程監(jiān)控系統(tǒng)總體結(jié)構(gòu)(如圖1所示)，其中主要研究內(nèi)容為RCM遠(yuǎn)控器。　　 ? 　　圖 1 　　遠(yuǎn)控器通過RJ45與TCP/IP網(wǎng)絡(luò)開放式網(wǎng)絡(luò)相
關(guān)鍵字： FPGA DSP RCM

基于FPGA的脫機(jī)手寫體漢字識別系統(tǒng)

　　1設(shè)計摘要　　1.1項目背景　　漢字作為非字母化、非拼音化的文字，在當(dāng)今高度信息化的社會里，如何快速高效地將漢字輸入計算機(jī)，已成為影響人機(jī)交流信息效率的一個重要瓶頸。目前，漢字輸入主要分為人工鍵盤輸入和機(jī)器自動識別輸入兩種，其中人工鍵入速度慢且勞動強(qiáng)度大。自動識別輸入分為語音識別和漢字識別兩種，其中漢字識別是將漢字點陣圖形轉(zhuǎn)換成電信號，然后輸入給數(shù)字信號處理器或計算機(jī)進(jìn)行處理，依據(jù)一定的分類算法在漢字字符集合中識別出與之相匹配的漢字。因此，研究脫機(jī)手寫體漢字識別的目的就是解決漢字信息如何高速輸
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò) 漢字識別

基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計

　　多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲和處理。由于串口通信技術(shù)的廣泛應(yīng)用，使得多串口采集卡一直是研究的熱點，從早期的基于PCI總線的多串口數(shù)據(jù)采集卡到后來的基于USB的多串口數(shù)據(jù)采集卡，以及現(xiàn)在的基于USB3.0的多串口數(shù)據(jù)采集卡。　　PCI采集卡由于使用不方便，逐漸被淘汰，目前USB傳輸系統(tǒng)被廣泛應(yīng)用。USB2.0理論傳輸速度為480Mb/s，而USB3.0的傳輸速率可高達(dá)5Gb/s，且在USB2.0的基礎(chǔ)上又增加了超高速傳輸模式。本文設(shè)計的系統(tǒng)中有80個485傳輸通道，每個通道的速率
關(guān)鍵字： USB3.0 FPGA PCI

小米或研發(fā)手機(jī)芯片：斥資1億購買專利授權(quán)

　　11月7日凌晨消息，創(chuàng)立剛剛四年的小米公司正在四處出擊，手機(jī)芯片可能是它瞄準(zhǔn)的一個新領(lǐng)域。　　小米旗下神秘公司曝光　　大唐電信11月6日晚發(fā)布公告，公司全資子公司聯(lián)芯科技有限公司與北京松果電子有限公司簽署《SDR1860平臺技術(shù)轉(zhuǎn)讓合同》，將聯(lián)芯科技開發(fā)并擁有的SDR1860平臺技術(shù)以人民幣1.03億元的價格許可授權(quán)給北京松果電子有限公司。　　雙方合作將致力于面向4G多模的SOC系列化芯片產(chǎn)品設(shè)計和開發(fā)，并向全球終端客戶提供芯片產(chǎn)品和技術(shù)服務(wù)。　　從公告全文的表面上看，這次合作跟小米公
關(guān)鍵字：小米大唐 SOC

功耗降十倍　ULV制程催生下世代物聯(lián)網(wǎng)SoC

　　超低電壓(ULV)制程將成物聯(lián)網(wǎng)發(fā)展的關(guān)鍵技術(shù)。半導(dǎo)體廠除加緊投入先進(jìn)奈米制程外，亦已積極開發(fā)超低電壓制程;相較于現(xiàn)今電壓約1伏特(V)的標(biāo)準(zhǔn)制程，超低電壓制程可降至0.7或0.3～0.4伏特，讓系統(tǒng)單晶片(SoC)動態(tài)功耗縮減一半甚至十分之一，以滿足物聯(lián)網(wǎng)應(yīng)用對更低耗電量的要求。　　工研院資通所生醫(yī)與工業(yè)積體電路技術(shù)組低功耗混合訊號部組長朱元華表示，面對物聯(lián)網(wǎng)裝置設(shè)計挑戰(zhàn)，半導(dǎo)體業(yè)者正積極開發(fā)新一代極低功耗的SoC，以發(fā)揮系統(tǒng)電源最大利用率。由于晶片動態(tài)功耗與其工作頻率、電壓平方值息息相關(guān)，因此
關(guān)鍵字：超低電壓物聯(lián)網(wǎng) SoC

高云發(fā)布FPGA產(chǎn)品-朝云系列

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡稱“高云半導(dǎo)體”)今日宣布推出擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列。可廣泛用于通信網(wǎng)絡(luò)、工業(yè)控制、工業(yè)視頻、服務(wù)器、消費電子等領(lǐng)域，幫助用戶降低開發(fā)風(fēng)險，迅速克服產(chǎn)品上市時間帶來的挑戰(zhàn)。　　朝云™產(chǎn)品系列在目前FPGA市場上處于中密度范圍，邏輯單元從18K LUT到100K LUT。其中有兩個家族產(chǎn)品，分別為GW2A和GW3S。前者采用臺積電(TSMC)的55nm工藝，后者采用臺積電的
關(guān)鍵字：高云 FPGA GW2A

國產(chǎn)FPGA的“新聲”——高云半導(dǎo)體FPGA系列產(chǎn)品面世

　　2014年10月29日上海IC-China訊，廣東高云半導(dǎo)體科技股份有限公司(簡稱高云半導(dǎo)體)今日召開新產(chǎn)品發(fā)布會，宣布推出擁有我國完全自主知識產(chǎn)權(quán)的三大產(chǎn)品計劃：　　現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列; 　　現(xiàn)場可編程門陣列(FPGA)云源™設(shè)計軟件; 　　基于現(xiàn)場可編程門陣列(FPGA)的IP軟核平臺—星核計劃。　　擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云™產(chǎn)品系列。　　
關(guān)鍵字： FPGA 高云朝云

基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化

　　隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對于實時性等性能的要求日益提高。常見的系統(tǒng)架構(gòu)主要分為三種：　　(1)基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點是國內(nèi)復(fù)雜ASIC設(shè)計成本極高以及工藝還不成熟。　　(2)基于DSP+FPGA的架構(gòu)，優(yōu)點是，充分發(fā)揮DSP對算法分析處理和FPGA對數(shù)據(jù)流并行執(zhí)行的獨特優(yōu)勢，提高圖形處理的性能;缺點是，上層CPU端將OpenGL繪圖函數(shù)封裝后發(fā)給DSP，DSP拆分后再調(diào)用FPGA，系統(tǒng)的集成度不高
關(guān)鍵字： FPGA DSP ASIC

高云半導(dǎo)體FPGA系列面世為國產(chǎn)FPGA注入活力

　　廣東高云半導(dǎo)體科技股份有限公司(簡稱高云半導(dǎo)體)在IC-China上召開新產(chǎn)品發(fā)布會，宣布推出擁有我國完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云?產(chǎn)品系列、現(xiàn)場可編程門陣列(FPGA)云源?設(shè)計軟件、基于現(xiàn)場可編程門陣列(FPGA)的IP軟核平臺——“星核計劃”三大產(chǎn)品。　　三大系列產(chǎn)品詳細(xì)情況如下：　　1.擁有完全自主知識產(chǎn)權(quán)的現(xiàn)場可編程門陣列(FPGA)朝云?產(chǎn)品系列　　朝云?產(chǎn)品系
關(guān)鍵字：高云 FPGA

新思科技Synopsys與高云半導(dǎo)體就FPGA設(shè)計軟件簽署多年OEM協(xié)議

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司日前宣布：已與廣東高云半導(dǎo)體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項多年OEM協(xié)議。該協(xié)議將使高云的客戶能夠改善邏輯綜合運行時間，并為GowinGW2A/3S FPGA系列實現(xiàn)更高質(zhì)量的時序、面積及功耗設(shè)計。高云半導(dǎo)體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設(shè)計套件
關(guān)鍵字： Synopsys FPGA DSP

我國首款智能電視SoC芯片實現(xiàn)量產(chǎn)

　　近日，創(chuàng)維集團(tuán)聯(lián)合華為海思發(fā)布了采用海思Hi3751智能電視SOC芯片的GLED 8200系列超高清智能電視，標(biāo)志著國內(nèi)首款智能電視芯片研發(fā)成功并實現(xiàn)量產(chǎn)。　　智能電視SoC芯片是智能電視的核心關(guān)鍵部件，一直以來，我國智能電視芯片幾乎全部依賴進(jìn)口，嚴(yán)重制約了彩電產(chǎn)業(yè)的發(fā)展。近年來，通過實施“核高基”國家科技重大專項，引導(dǎo)和支持國內(nèi)芯片企業(yè)與骨干彩電企業(yè)聯(lián)合合作，堅持整機(jī)需求牽引，共同開展智能電視芯片的研發(fā)。　　華為海思與國內(nèi)彩電企業(yè)在“核高基”國
關(guān)鍵字：華為海思智能電視 SoC

FPGA研發(fā)之道(13)-設(shè)計不是湊波形(三)RAM

　　在FPGA內(nèi)部資源中，RAM是較為常用的一種資源。　　通常實例化RAM中，一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過寄存器搭，也就是分布式RAM。前者一般用于提供較大的存儲空間，后者則提供小的存儲空間。　　在實際應(yīng)用過程中，一般使用的包括，單端口、雙端口RAM，ROM等形式等不同的形式。實際應(yīng)用中FIFO也是利用RAM和邏輯一起實現(xiàn)的。　　對于一塊RAM中，其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示：　　 ?
關(guān)鍵字： FPGA RAM ROM

FPGA研發(fā)之道(12)-設(shè)計不是湊波形(二)FIFO(下)

　　FIFO在FPGA設(shè)計中除了上篇所介紹的功能之外，還有以下作為以下功能使用：　　(1) 內(nèi)存申請　　在軟件設(shè)計中，使用malloc()和free()等函數(shù)可以用于內(nèi)存的申請和釋放。特別是在有操作系統(tǒng)的環(huán)境下，可以保證系統(tǒng)的內(nèi)存空間被動態(tài)的分配和使用，非常的方便。如果在FPGA內(nèi)部實現(xiàn)此動態(tài)的內(nèi)存分配和申請，相對來說較為復(fù)雜，例如某些需要外部數(shù)據(jù)存儲且需動態(tài)改變的應(yīng)用需求下，需要對FPGA外部DDR(或SRAM等)的存儲空間，進(jìn)行動態(tài)的分配和釋放。通過使用FIFO作為內(nèi)存分配器，雖然比不上軟件
關(guān)鍵字： FPGA FIFO SRAM