fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

FPGA與CPLD的概念及其區(qū)別

一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC，Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)
關(guān)鍵字： FPGA CPLD

摘要：調(diào)幅是中短波廣播中一種主要的調(diào)制方式。本文針對(duì)現(xiàn)有的模擬短波AM解調(diào)器的不足，提出了一種基于FPGA的全數(shù)字解調(diào)器。其最大的優(yōu)點(diǎn)是將系統(tǒng)中的模擬電路壓縮到最小。短波信號(hào)在前端經(jīng)過模數(shù)轉(zhuǎn)換器采樣后直接送
關(guān)鍵字：調(diào)幅短波解調(diào) FPGA Cordic 數(shù)字濾波器

摘要：音頻編解碼芯片WM8731因其高性能、低功耗等優(yōu)點(diǎn)在很多音頻產(chǎn)品中得到了廣泛應(yīng)用。本文提出了WM8731與FPGA的音頻編解碼系統(tǒng)，并嵌入大功率D類功放技術(shù)作為音頻系統(tǒng)的功率放大應(yīng)用，使得本系統(tǒng)效率高，體積小，音
關(guān)鍵字： WM8731 FPGA 音頻系統(tǒng) 數(shù)字功放

　　全球領(lǐng)先的半導(dǎo)體解決方案供應(yīng)商瑞薩電子株式會(huì)社今日宣布推出網(wǎng)絡(luò)搜索引擎(NSE)片上系統(tǒng)(SoC)(注1)參考設(shè)計(jì)，該設(shè)計(jì)可在通信行業(yè)內(nèi)最快的 400 千兆/秒(Gbps)網(wǎng)絡(luò)設(shè)備上用來縮短搜索卸載引擎的開發(fā)時(shí)間。由于主要針對(duì)路由器和交換機(jī)應(yīng)用，該參考設(shè)計(jì)包含一個(gè)網(wǎng)絡(luò)搜索引擎評(píng)估板和一個(gè)Xilinx現(xiàn)場可編程門陣列(FPGA)，可采用搜索片上系統(tǒng)控制IP來簡化定制功能的整合。傳統(tǒng)型400 Gbps網(wǎng)絡(luò)處理系統(tǒng)包含ASIC或網(wǎng)絡(luò)處理器等專用片上系統(tǒng)。通過采用該參考設(shè)計(jì)，系統(tǒng)制造商可以快速部署性能得到顯著
關(guān)鍵字：瑞薩電子 SoC

想要把FPGA嵌入到SoC中并非易事，不僅需要擁有FPGA的經(jīng)驗(yàn)，更需要有IP集成的經(jīng)驗(yàn)，不過收購Altera的英特爾剛好滿足。
關(guān)鍵字： AI FPGA

摘要：基于圖像增強(qiáng)方法，本文提出了一種使用亮度映射的圖像去霧快速算法。此算法通過調(diào)整室外多霧場景圖像的對(duì)比度，提高了霧中物體的辨識(shí)度。算法的復(fù)雜度低、處理延遲小，實(shí)時(shí)性高，利于FPGA的實(shí)現(xiàn)。實(shí)現(xiàn)時(shí)不需外
關(guān)鍵字：圖像增強(qiáng) 實(shí)時(shí)去霧 FPGA 亮度映射

什么是PDM，它在我的麥克風(fēng)中起什么作用?PDM指脈沖密度調(diào)制，一種用來調(diào)節(jié)雙電平信號(hào)的格式之一，即在k概率下處于一種狀態(tài)，在1-k概率下則處于另一種狀態(tài)。如果狀態(tài)分別以1和0來表示，那么可視為某種“邏輯rd
關(guān)鍵字： SoC PDM麥克風(fēng)接口調(diào)制器濾波器

MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然檢測器。ML檢測因?yàn)楸忍卣`碼率 (BER)性能出眾，非常受歡迎。不過，直接實(shí)施的復(fù)雜性會(huì)隨著天線和調(diào)制方案的增加呈指數(shù)級(jí)增強(qiáng)，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)
關(guān)鍵字： FPGA MIMO

今天帶大家來設(shè)計(jì)一個(gè)自定義的IP核，我們從最基本的做起，包括datasheet 的理解，設(shè)計(jì)的整體框架，AD轉(zhuǎn)換代碼的編寫，仿真，Avalon-MM總線接口的編寫，硬件系統(tǒng)還是基于上次的硬件系統(tǒng)，不過我們不再用altera給我們
關(guān)鍵字： fpga sopc

今天我們來講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，我也試著做了一個(gè)SDRAM 的架構(gòu)word文檔，在文章的后面，喜歡的朋友可以下載下來看一下
關(guān)鍵字： SDRAM FPGA

由于SDRAM本身就是一個(gè)比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時(shí)候感覺很是吃力，于是那時(shí)候便暫時(shí)放下了，知道年后這段時(shí)間，小墨又重新拾起這個(gè)知識(shí)點(diǎn)，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
關(guān)鍵字： fpga sram

某定向設(shè)備采用多普勒效應(yīng)測向原理，即當(dāng)天線振子做圓周運(yùn)動(dòng)時(shí)，天線振子本身與目標(biāo)信號(hào)源就會(huì)產(chǎn)生相對(duì)速度，使振子感應(yīng)到的信號(hào)產(chǎn)生了多普勒頻移，通過對(duì)振子感應(yīng)信號(hào)相位的處理，從而達(dá)到測向的目的。而為了提高天
關(guān)鍵字： FPGA VHDL 選通電路分頻

離散傅里葉變換DFT在通信、控制、信號(hào)處理、圖像處理、生物信息學(xué)、計(jì)算物理、應(yīng)用數(shù)學(xué)等領(lǐng)域中有著廣泛的應(yīng)用。FFT算法是作為DFT快速算法提出的，它將長序列的DFT分解為短序列的DFT，大大減少了運(yùn)算量。FFT的FPGA實(shí)
關(guān)鍵字： FFT FPGA 流水線并行處理

在衛(wèi)星通信系統(tǒng)中，發(fā)送端通常利用不同的分組時(shí)隙同步傳送處在同一傳輸頻帶內(nèi)的各路信號(hào)，而接收端為了準(zhǔn)確識(shí)別和分離出數(shù)據(jù)流中的各路信號(hào)，需要采用幀同步算法進(jìn)行分組檢測和符號(hào)同步，其中分組檢測用來識(shí)別數(shù)據(jù)分
關(guān)鍵字：幀同步相關(guān) FPGA 衛(wèi)星通信接收機(jī)

在現(xiàn)代電子測量、通訊系統(tǒng)以及生物醫(yī)學(xué)等領(lǐng)域，經(jīng)常涉及對(duì)寬帶模擬信號(hào)進(jìn)行數(shù)據(jù)采集和存儲(chǔ)，以便計(jì)算機(jī)進(jìn)一步進(jìn)行數(shù)據(jù)處理。為了對(duì)高速模擬信號(hào)進(jìn)行不失真采集，根據(jù)奈奎斯特定理，采樣頻率必須為信號(hào)頻率的2倍以上
關(guān)鍵字：等效時(shí)間采樣 FPGA 數(shù)據(jù)采集變頻