flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

基于FPGA的雙圖像傳感器設(shè)計(jì)方案

　　當(dāng)人們考慮有兩個(gè)圖像傳感器的應(yīng)用時(shí)，首先很可能想到的是一個(gè)三維攝相機(jī)。不過(guò)，也有許多設(shè)計(jì)可以通過(guò)使用來(lái)自?xún)蓚€(gè)圖像傳感器的數(shù)據(jù)進(jìn)行改善;一個(gè)例子是汽車(chē)司機(jī)錄像機(jī)(CDR)的黑盒子，這通常是安裝在后視鏡附近，擁有兩個(gè)攝像機(jī)(圖1)。一個(gè)攝像機(jī)朝向擋風(fēng)玻璃，而另一個(gè)攝像機(jī)指向司機(jī)。在本地的存儲(chǔ)器芯片中存儲(chǔ)攝像機(jī)的視頻，如果有意外事故或疑問(wèn)，可以進(jìn)行檢索。　　基于FPGA的雙圖像傳感器設(shè)計(jì)方案.pdf
關(guān)鍵字： FPGA 圖像傳感器

【從零開(kāi)始走進(jìn)FPGA】隨心所欲——DIY 系統(tǒng)板

　　就算你代碼再怎么牛逼，硬件描述語(yǔ)言再怎么熟練，沒(méi)有認(rèn)知FPGA的工作原理，一切都是浮云。因此，在真正開(kāi)始實(shí)戰(zhàn)演練之前，Bingo將首先介紹FPGA最小工作配置要求，以及一些基本的外設(shè)，并通過(guò)DIY CPLD/FPGA系統(tǒng)板案例的分析講解，用淺顯易懂的語(yǔ)言，讓初學(xué)者深刻認(rèn)識(shí)CPLD/FPGA的工作原理，能夠有一個(gè)更深刻的軟硬件思維。　　一、Altium Designer 09 winter 軟件介紹　　　　Layout的軟件有很多，包括Altium Designer、P
關(guān)鍵字： FPGA CPLD DIY

零基礎(chǔ)學(xué)FPGA（八）手把手解析時(shí)序邏輯乘法器代碼

　　上次看了一下關(guān)于乘法器的Verilog代碼，有幾個(gè)地方一直很迷惑，相信很多初學(xué)者看這段代碼一定跟我當(dāng)初一樣，看得一頭霧水，在網(wǎng)上也有一些網(wǎng)友提問(wèn)，說(shuō)這段代碼不好理解，今天小墨同學(xué)就和大家一起來(lái)看一下這段代碼，我會(huì)親自在草稿紙上演算，盡量把過(guò)程寫(xiě)的詳細(xì)些，讓更多的人了解乘法器的設(shè)計(jì)思路。　　下面是一段16位乘法器的代碼，大家可以先瀏覽一下，之后我再做詳細(xì)解釋　　module mux16( 　　clk,rst_n, 　　start,ain,bin,yout,done 　　); 　　inpu
關(guān)鍵字： FPGA Verilog 時(shí)序邏輯

20個(gè)Nios Ⅱ的經(jīng)典設(shè)計(jì)，提供軟硬件架構(gòu)、流程、算法

　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢(shì)和特點(diǎn)是模塊化的硬件結(jié)構(gòu), 以及由此帶來(lái)的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計(jì)方案，供大家參考。　　基于NiosⅡ的U盤(pán)安全控制器設(shè)計(jì) 　　本文針對(duì)U盤(pán)的安全隱患，分析目前較為常見(jiàn)的解決方法，利用SoPC技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了一款基于NiosⅡ處理器的U盤(pán)安全控制器。該控制器位于PC機(jī)和U盤(pán)之間，通過(guò)對(duì)U盤(pán)進(jìn)行扇區(qū)級(jí)的加解密操作，將普通U盤(pán)升級(jí)為安全U盤(pán)，保證U
關(guān)鍵字： ALTERA FPGA SoPC

基于NiosⅡ的直流電機(jī)PID調(diào)速控制系統(tǒng)設(shè)計(jì)與應(yīng)用方案

　　引言　　以往的直流電機(jī)調(diào)速系統(tǒng)通常采用單片機(jī)或DSP進(jìn)行控制，而單片機(jī)需要使用大量的外圍電路，且系統(tǒng)的可升級(jí)性差，如更換控制器，往往要對(duì)整個(gè)軟硬件進(jìn)行重新設(shè)計(jì)，可重用性不高。而采用DSP作為主要控制器，如果碰到處理多任務(wù)系統(tǒng)時(shí)，一片DSP不能勝任，這時(shí)就需要再擴(kuò)展一片DSP或者FPGA芯片來(lái)輔助控制，從而實(shí)行雙芯片控制模式。但這樣做，既增加了兩個(gè)處理器之間同步和通信的負(fù)擔(dān)，又使系統(tǒng)實(shí)時(shí)性變壞，延長(zhǎng)系統(tǒng)開(kāi)發(fā)時(shí)間?；谝陨洗祟?lèi)問(wèn)題，本文提出了采用Altera公司推出的NiosⅡ軟核來(lái)控制直流電機(jī)調(diào)速系
關(guān)鍵字： PID NiosⅡ FPGA

基于NiosⅡ處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì)

　　系統(tǒng)以FPGA為核心,通過(guò)對(duì)正弦信號(hào)進(jìn)行濾波、放大整形后得到標(biāo)準(zhǔn)的方波,由FPGA對(duì)其頻率、周期及相位差進(jìn)行測(cè)量。頻率、周期測(cè)量采用等精度測(cè)量法,其具有精度高的特點(diǎn);相位差測(cè)量采用鑒相器分辨出相位差后測(cè)量其高電平所占比例測(cè)量。摒棄傳統(tǒng)的FPGA+單片機(jī)方案,利用SOPC Builder在FPGA上構(gòu)建Nios Ⅱ處理器對(duì)測(cè)量的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理及顯示,實(shí)現(xiàn)了頻率、周期、相位差測(cè)量的片上系統(tǒng)(SOPC),提高了系統(tǒng)的穩(wěn)定性、降低了布線難度。　　基于Nios_處理器的多功能計(jì)數(shù)器系統(tǒng)設(shè)計(jì).pdf
關(guān)鍵字： NiosⅡ 多功能計(jì)數(shù)器 FPGA

基于NiosⅡ的1553B總線通訊模塊設(shè)計(jì)與開(kāi)發(fā)

　　自2005年9月LXI總線推出以來(lái)，已經(jīng)顯示出其組建測(cè)試系統(tǒng)的眾多優(yōu)點(diǎn)。基于LXI總線組建測(cè)試系統(tǒng)具有易于使用、靈活性高、模塊化和可擴(kuò)縮性、實(shí)現(xiàn)更快的系統(tǒng)吞吐率、可分布式應(yīng)用、長(zhǎng)壽命、低成本、通過(guò)IEEE1588時(shí)鐘同步、機(jī)架空間小、合成儀器等諸多優(yōu)點(diǎn)。　　1553B總線的全名為“時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線”，國(guó)內(nèi)多型戰(zhàn)斗機(jī)、軍艦等武器平臺(tái)都采用其作為傳輸總線。因此研制基于LXI總線的1553B通訊模塊，不僅能滿(mǎn)足多型武器裝備對(duì)1553B總線的測(cè)試需求，也對(duì)LXI總
關(guān)鍵字： NiosⅡ 1553B FPGA

京微雅格FPGA的仿真方法

　　京微雅格是世界上除美國(guó)硅谷以外唯一自主研發(fā)并成功量產(chǎn)現(xiàn)場(chǎng)可編程邏輯(FPGA)芯片的公司，目前擁有數(shù)百項(xiàng)技術(shù)專(zhuān)利和近百款產(chǎn)品。目前，已經(jīng)有越來(lái)越多的用戶(hù)都開(kāi)始使用國(guó)產(chǎn)FPGA來(lái)做自己的設(shè)計(jì)，然而在FPGA的開(kāi)發(fā)過(guò)程中，免不了要對(duì)設(shè)計(jì)進(jìn)行仿真。京微雅格的FPGA是支持在modelsim中進(jìn)行仿真的。　　京微雅格的FPGA需要在Primace軟件中進(jìn)行開(kāi)發(fā)，為了便于客戶(hù)進(jìn)行仿真設(shè)計(jì)，在Primace5.0及以上版本都支持在工程中直接調(diào)用仿真工具M(jìn)odelsim。同時(shí)，也支持在modelsim中直接進(jìn)行
關(guān)鍵字：京微雅格 FPGA 仿真

利用Spartan-3 FPGA實(shí)現(xiàn)高性能DSP功能

　　Spartan-3 FPGA能以突破性的價(jià)位點(diǎn)實(shí)現(xiàn)嵌入式DSP功能。本文闡述了Spartan-3 FPGA針對(duì)DSP而優(yōu)化的特性，并通過(guò)實(shí)現(xiàn)示例分析了它們?cè)谛阅芎统杀旧系膬?yōu)勢(shì)。　　所有低成本的FPGA都以頗具吸引力的價(jià)格提供基本的邏輯性能，并能滿(mǎn)足廣泛的多用途設(shè)計(jì)需求。然而，當(dāng)考慮在FPGA構(gòu)造中嵌入DSP功能時(shí)，必須選擇高端FPGA以獲得諸如嵌入式乘法器和分布式存儲(chǔ)器等平臺(tái)特性。　　Spartan-3 FPGA的面世改變了嵌入式DSP的應(yīng)用前景。雖然Spartan-3系列器件的價(jià)位可能較低，
關(guān)鍵字：賽靈思 FPGA Spartan-3

意法半導(dǎo)體(ST)與米蘭理工大學(xué)通過(guò)PFGA合作開(kāi)發(fā)FASTER 3D圖形應(yīng)用系統(tǒng)

　　橫跨多重電子應(yīng)用領(lǐng)域、全球領(lǐng)先的半導(dǎo)體供應(yīng)商意法半導(dǎo)體(STMicroelectronics，簡(jiǎn)稱(chēng)ST)宣布對(duì)基于射線跟蹤 (ray-tracing) 技術(shù)的實(shí)驗(yàn)性3D圖形應(yīng)用系統(tǒng)進(jìn)行測(cè)試驗(yàn)證。該解決方案采用一顆與現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA, Field-Programmable Gate Array) 相連、基于ARM®處理器的測(cè)試芯片。FASTER 研發(fā)項(xiàng)目以“簡(jiǎn)化分析合成技術(shù)，實(shí)現(xiàn)有效配置”為目標(biāo)，是意法半導(dǎo)體與米蘭理工大學(xué) (Politecnico di Mi
關(guān)鍵字：意法半導(dǎo)體 FPGA GPU

創(chuàng)客作品：自制足球游戲解說(shuō)員

　　有時(shí)，在小型開(kāi)發(fā)板上分模塊地測(cè)試代碼，要比自己在大腦里想出整個(gè)完整的多模塊應(yīng)用更切實(shí)際。你要做的只是現(xiàn)在就著手，一行一行地編寫(xiě)代碼。　　周末我們打算在電子棋盤(pán)游戲系統(tǒng)上開(kāi)發(fā)幾款游戲。我們要做的是將思路轉(zhuǎn)化成實(shí)際的一款游戲，而非只是模糊的設(shè)計(jì)理念或想法。　　最終我們打算做一款虛擬足球游戲。假設(shè)您是玩家，請(qǐng)問(wèn)您是否更希望比賽時(shí)有同步的現(xiàn)場(chǎng)解說(shuō)呢?當(dāng)您控制球場(chǎng)上的角色，嘗試攔截、搶球但球卻不小心漏掉時(shí)，此時(shí)若恰好出現(xiàn)評(píng)論員或解說(shuō)員的聲音，您是否會(huì)更有身臨其境之感? 　　我們堅(jiān)信這款游戲定會(huì)很受歡迎
關(guān)鍵字：電子解說(shuō)員 AS3 Flash mp3 Audacity

Flash的下一站藍(lán)海在哪里？

　　物物相聯(lián)，萬(wàn)物智能的時(shí)代漸行漸近，越來(lái)越多的設(shè)備都將擁有“智慧”，除了處理器、傳感器之外，F(xiàn)lash存儲(chǔ)器也是不可或缺的核心部件之一。　　物聯(lián)網(wǎng)或帶動(dòng)Flash新需求　　物聯(lián)網(wǎng)的場(chǎng)景很美好，但其中涉及太多的跨品牌、跨平臺(tái)、跨設(shè)備之間的無(wú)線通訊。只有不斷的在通信技術(shù)領(lǐng)域全面而迅速的發(fā)展，才能打造出智慧城市，從而實(shí)現(xiàn)物聯(lián)網(wǎng)中的互聯(lián)互通。　　NOR Flash應(yīng)用的另一大重要場(chǎng)景就是網(wǎng)絡(luò)通信設(shè)備。　　大量的網(wǎng)絡(luò)通信產(chǎn)品需要升級(jí)換代，以作為搶占客廳入口的路由器為例，因智
關(guān)鍵字：物聯(lián)網(wǎng) Flash 處理器

【從零開(kāi)始走進(jìn)FPGA】創(chuàng)造平臺(tái)——Quartus II 11.0 套件安裝指南

　　一、Altera Quartus II 11.0套件介紹　　所謂巧婦難為無(wú)米之炊，再?gòu)?qiáng)的軟硬件功底，再多的思維創(chuàng)造力，沒(méi)有軟件的平臺(tái)，也只是徒勞。因此，一切創(chuàng)造的平臺(tái)——Quartus II 軟件安裝，由零開(kāi)啟的世界，便從此開(kāi)始。　　自從Bingo 2009年開(kāi)始接觸FPGA，Quartus II 版本的軟件從n年前的5.1版本到今天的最新發(fā)布的11.0，都使用過(guò);當(dāng)然對(duì)于軟件核心構(gòu)架而言，萬(wàn)變不離其宗。雖然多多少少有點(diǎn)bug，但這10多個(gè)版本發(fā)展到了現(xiàn)在，能看到Alt
關(guān)鍵字： FPGA Quartus II

零基礎(chǔ)學(xué)FPGA（七）淺談狀態(tài)機(jī)

　　今天我們來(lái)寫(xiě)狀態(tài)機(jī)。　　關(guān)于狀態(tài)機(jī)呢，想必大家應(yīng)該都接觸過(guò)，通俗的講就是數(shù)電里我們學(xué)的狀態(tài)轉(zhuǎn)換圖。狀態(tài)機(jī)分為兩中類(lèi)型，一種叫Mealy型，一種叫Moore型。前者就是說(shuō)時(shí)序邏輯的輸出不僅取決于當(dāng)前的狀態(tài)，還取決于輸入，而后者就是時(shí)序邏輯的輸出僅僅取決于當(dāng)前的狀態(tài)。下面兩個(gè)圖分別表示兩種不同的狀態(tài)機(jī)。　　 ? 　　 ? 　　下面我們就通過(guò)代碼來(lái)寫(xiě)一下?tīng)顟B(tài)機(jī)，以下面的狀態(tài)轉(zhuǎn)換圖為例　　 ? 　　首先，是一種典型的狀態(tài)機(jī)寫(xiě)法，這種寫(xiě)法我們稱(chēng)為
關(guān)鍵字： FPGA 狀態(tài)機(jī) Mealy Moore

零基礎(chǔ)學(xué)FPGA（六）今天講習(xí)題

　　習(xí)題呢，來(lái)自夏雨聞老師的那本教材，就挑幾個(gè)感覺(jué)自己做著有點(diǎn)難度的寫(xiě)寫(xiě)吧　　 ? 　　這個(gè)題呢剛開(kāi)始我是沒(méi)看明白，記得書(shū)上只講了我們習(xí)慣上的用法，這種用法我是沒(méi)見(jiàn)過(guò)，問(wèn)了下別人才知道，Verilog中一般是左高右低。第一個(gè)沒(méi)問(wèn)題，第二個(gè)，input [0:2] IP,習(xí)慣上我們這樣寫(xiě) input [2:0] IP，這里兩個(gè)是等價(jià)的，即表示第0 .1 .2 三位。第三個(gè)，wire [16:23] A,也是，左高右低，表示第16.17.....22. 23位，左高右低就這樣記就好了。
關(guān)鍵字： FPGA 夏雨聞寄存器