flash fpga 文章進(jìn)入flash fpga技術(shù)社區(qū)

Plunify的InTime設(shè)計(jì)優(yōu)化軟件可支持Altera 的FPGA和SoC

　　開(kāi)創(chuàng)性FPGA軟件供應(yīng)商Plunify® Pte. Ltd.今日發(fā)布其支持Altera 的FPGA和SoC的InTimeTM設(shè)計(jì)優(yōu)化軟件。　　Plunify的InTime軟件借助于運(yùn)算資源和機(jī)器學(xué)習(xí)技術(shù)，快速地生成解決設(shè)計(jì)問(wèn)題的優(yōu)化策略。　　Altera軟件和IP市場(chǎng)總監(jiān)Alex Grbic說(shuō)，“我們很高興Plunify能成為我們的合作伙伴。與Plunify這樣的公司合作使我們可以向客戶提供更多相互支持的解決方案。” 　　Plunify的InTime軟件能為A
關(guān)鍵字： FPGA Altera SoC

基于FPGA的軟件無(wú)線電平臺(tái)設(shè)計(jì)

　　軟件無(wú)線電的出現(xiàn)，是無(wú)線電通信從模擬到數(shù)字、從固定到移動(dòng)后，由硬件到軟件的第三次變革。簡(jiǎn)單地說(shuō)，軟件無(wú)線電就是一種基于通用硬件平臺(tái)，并通過(guò)軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可重構(gòu)可編程的無(wú)線電系統(tǒng)。軟件無(wú)線電的關(guān)鍵思想是，將AD(DA)盡可能靠近天線和用軟件來(lái) 完成盡可能多的無(wú)線電功能。　　蜂窩移動(dòng)通信系統(tǒng)已經(jīng)發(fā)展到第三代，3G系統(tǒng)進(jìn)入商業(yè)運(yùn)行一方面需要解決不同標(biāo)準(zhǔn)的系統(tǒng)間的兼容性;另一方面要求系統(tǒng)具有高度的靈活性和擴(kuò)展升級(jí)能力，軟件無(wú)線電技術(shù)無(wú)疑是最好的解決方案。用ASI
關(guān)鍵字： FPGA ASIC

六大NAND Flash廠商：東芝最“吸金”

　　2014第三季度 NAND Flash廠商營(yíng)收排名出爐，其中東芝最為亮眼，原因是因?yàn)樗顫q勢(shì)最猛。
關(guān)鍵字： NAND Flash 東芝三星

基于FPGA的LCD顯示遠(yuǎn)程更新

LED顯示屏的廣泛應(yīng)用使用戶迫切需要實(shí)現(xiàn)對(duì)其遠(yuǎn)程控制，本文詳細(xì)的介紹了LCD顯示的遠(yuǎn)程更新，想要了解全面的信息請(qǐng)參照文章。
關(guān)鍵字： FPGA LCD 遠(yuǎn)程更新 TCP/IP協(xié)議

Altera和IBM發(fā)布具有一致性共享存儲(chǔ)器的FPGA加速POWER系統(tǒng)

　　Altera公司和IBM今天發(fā)布了業(yè)界第一款基于FPGA的加速平臺(tái)，通過(guò)IBM的一致性加速器處理器接口(CAPI)，實(shí)現(xiàn)FPGA與POWER8 CPU順暢的連接。這一可重新配置的硬件加速器在FPGA和處理器之間有共享虛擬存儲(chǔ)器，顯著提高了高性能計(jì)算(HPC)和數(shù)據(jù)中心應(yīng)用的系統(tǒng)性能、效率和靈活性。在超級(jí)計(jì)算2014年度大會(huì)上，Altera和IBM展示的幾種POWER8系統(tǒng)能夠使用FPGA實(shí)現(xiàn)連續(xù)加速。　　通過(guò)與OpenPOWER基金會(huì)一起工作，Altera和IBM開(kāi)發(fā)了非常靈活的異構(gòu)計(jì)算解決方案，
關(guān)鍵字： Altera IBM FPGA

ADI推出最新快速原型制作套件AD-FMCDAQ2-EB

　　Analog Devices, Inc. (ADI: NASDAQ) 最近推出一款快速原型制作套件，其可簡(jiǎn)化寬動(dòng)態(tài)范圍 GSPA 數(shù)據(jù)轉(zhuǎn)換器到 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)的連接。數(shù)字和模擬設(shè)計(jì)人員可以采用快速原型制作套件 AD-FMCDAQ2-EBZ ，在主要的 FPGA 平臺(tái)(包括 Xilinx 的 UltraScale FPGA，以及 Zynq 用于雷達(dá)、儀器儀表、無(wú)線電和其它數(shù)據(jù)采集應(yīng)用的所有可編程 SoC 器件)上快速地對(duì)高速 JEDEC JESD204B SerDes(串行器/解串器)G
關(guān)鍵字： ADI FPGA SoC

美光咬蘋(píng)果大單力成同樂(lè)

　　蘋(píng)果公司繼推出iPhone 6/6 Plus新款智能手機(jī)后，今年底或明年初，將緊接推出Apple Watch智能手表，目前正展開(kāi)一波拉貨，力成最大客戶美光傳出大啖蘋(píng)果Apple Watch存儲(chǔ)器絕大部分訂單，力成受惠度看漲，也激勵(lì)今天股價(jià)逆勢(shì)上漲;另一檔美光受惠股華東則維持小跌與平盤(pán)間的狹幅震蕩。　　據(jù)了解，Apple Watch采用512MB LPDDR3，內(nèi)建4GB或8GB容量的NAND Flash，美光包辦絕大部分的訂單，而在下游后段封測(cè)代工制程方面，目前多半由力成與華東共同負(fù)責(zé)，由于測(cè)試時(shí)
關(guān)鍵字：蘋(píng)果 iPhone 6 NAND Flash

FPGA研發(fā)之道(18)-設(shè)計(jì)不是湊波形(八)總線（上）

　　如果設(shè)計(jì)中有多個(gè)模塊，每個(gè)模塊內(nèi)部有許多寄存器或者存儲(chǔ)塊需要配置或者提供讀出那么實(shí)現(xiàn)方式有多種，主要如下：　　實(shí)現(xiàn)方式一：可以在模塊頂部將所有寄存器引出，提供統(tǒng)一的模塊進(jìn)行配置和讀出。這種方式簡(jiǎn)單是簡(jiǎn)單，但是頂層連接工作量較大，并且如果配置個(gè)數(shù)較多，導(dǎo)致頂層中寄存器的數(shù)目也會(huì)較多。　　實(shí)現(xiàn)方式二：通過(guò)總線進(jìn)行連接，為每個(gè)模塊分配一個(gè)地址范圍。這樣寄存器等擴(kuò)展就可以在模塊內(nèi)部進(jìn)行擴(kuò)展，而不用再頂層進(jìn)行過(guò)多的頂層互聯(lián)。如下圖所示：　　 ? 　　那如果進(jìn)行總線的選擇，那么有一種
關(guān)鍵字： FPGA AVALON

FPGA研發(fā)之道(17)-化繁為簡(jiǎn)

　　有個(gè)笑話說(shuō)，有個(gè)病人感冒了，于是去看醫(yī)生，醫(yī)生診斷后說(shuō)，你得了感冒，但是我只會(huì)治療肺炎，不如你回家再澆點(diǎn)涼水，把病惡化成肺炎，那我能治了。這個(gè)笑話展示了庸醫(yī)誤人。但是另一方面，從邏輯上來(lái)講，醫(yī)生則是一個(gè)把未知問(wèn)題轉(zhuǎn)化成已知問(wèn)題的高手。　　不說(shuō)笑話，下面出兩個(gè)題目，其分別是　　問(wèn)題1：運(yùn)用數(shù)字電路，如何將一個(gè)時(shí)鐘域的上升沿，轉(zhuǎn)換成另一個(gè)時(shí)鐘域的脈沖信號(hào)(單周期信號(hào))。　　問(wèn)題2：運(yùn)用數(shù)字電路，如何將一個(gè)時(shí)鐘域的脈沖信號(hào)(單周期信號(hào))，轉(zhuǎn)換成另一個(gè)時(shí)鐘域的上升沿。　　可能乍一看，這兩個(gè)題目
關(guān)鍵字： FPGA 數(shù)字電路

FPGA研發(fā)之道(16)-可測(cè)性設(shè)計(jì)—從大數(shù)據(jù)開(kāi)始說(shuō)起

　　當(dāng)下，最火的學(xué)問(wèn)莫過(guò)于《大數(shù)據(jù)》，大數(shù)據(jù)的核心思想就是通過(guò)科學(xué)統(tǒng)計(jì)，實(shí)現(xiàn)對(duì)于社會(huì)、企業(yè)、個(gè)人的看似無(wú)規(guī)律可循的行為進(jìn)行更深入和直觀的了解。FPGA的可測(cè)性也可以對(duì)FPGA內(nèi)部“小數(shù)據(jù)”的統(tǒng)計(jì)查詢，來(lái)實(shí)現(xiàn)對(duì)FPGA內(nèi)部BUG的探查。　　可測(cè)性設(shè)計(jì)對(duì)于FPGA設(shè)計(jì)來(lái)說(shuō)，并不是什么高神莫測(cè)的學(xué)問(wèn)。FPGA的可測(cè)性設(shè)計(jì)的目的在設(shè)計(jì)一開(kāi)始，就考慮后續(xù)問(wèn)題調(diào)試，問(wèn)題定位等問(wèn)題。要了解FPGA可測(cè)性設(shè)計(jì)，只不過(guò)要回答幾個(gè)問(wèn)題，那就是：　　(1) 設(shè)計(jì)完成如何進(jìn)行測(cè)試? 　　(2)
關(guān)鍵字： FPGA JTAG

臺(tái)IC設(shè)計(jì)前3季聯(lián)發(fā)科穩(wěn)居每股獲利王敦泰群聯(lián)位居二三名

　　IC設(shè)計(jì)第3季財(cái)報(bào)全數(shù)公布完畢，累計(jì)前3季，聯(lián)發(fā)科(2454-TW)每股稅后盈余23.41元，穩(wěn)居IC設(shè)計(jì)每股盈余獲利王，也是稅后凈利獲利王，其次是觸控IC廠F-敦泰(5280-TW)，前3季每股稅后盈余為13.67元，排名第二，第三名則是FLASH控制晶片廠群聯(lián)(8299-TW)，前3季每股盈余為13.34元，排名第三。　　根據(jù)公開(kāi)資訊站資料顯示，聯(lián)發(fā)科前3季稅后凈利與每股稅后盈余穩(wěn)居IC設(shè)計(jì)之冠，表現(xiàn)亮眼，顯示行動(dòng)裝置需求持續(xù)升溫，第3季旺季效應(yīng)加持發(fā)威下，相關(guān)廠商營(yíng)運(yùn)表現(xiàn)都相當(dāng)亮眼，聯(lián)發(fā)科第
關(guān)鍵字：聯(lián)發(fā)科觸控IC FLASH

下游需求高企 2014年中國(guó)內(nèi)存芯片市場(chǎng)將占全球兩成

　　TrendForce最新研究報(bào)告顯示，隨著中國(guó)市場(chǎng)近幾年的蓬勃發(fā)展與政策開(kāi)放，GDP成長(zhǎng)率呈現(xiàn)高度的成長(zhǎng)，所伴隨而來(lái)的就是驚人的消費(fèi)潛力，無(wú)論是PC、智能型手機(jī)與平板市場(chǎng)都把中國(guó)市場(chǎng)列入第一戰(zhàn)區(qū)。TrendForce旗下權(quán)威內(nèi)存研究機(jī)構(gòu)DRAMeXchange最新數(shù)據(jù)顯示，以2Gb顆粒來(lái)?yè)Q算，2014年中國(guó)市場(chǎng)在DRAM與NAND的消化量已經(jīng)高達(dá)47.89億與70.36億，分別占全球產(chǎn)能19.2%與20.6%。　　從DRAM市場(chǎng)來(lái)觀察，PC-DRAM在中國(guó)市場(chǎng)的消化量已經(jīng)來(lái)到15%，內(nèi)需市場(chǎng)的強(qiáng)勁
關(guān)鍵字：內(nèi)存 DRAM Flash

基于FLASH介質(zhì)嵌入式存儲(chǔ)方案的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　FLASH(閃速存儲(chǔ)器)作為一種安全、快速的存儲(chǔ)體，具有體積小、容量大、成本低、掉電數(shù)據(jù)不丟失等一系列優(yōu)點(diǎn)，已成為嵌入式系統(tǒng)中數(shù)據(jù)和程序最主要的載體。由于FLASH在結(jié)構(gòu)和操作方式上與硬盤(pán)、E2ROM等其他存儲(chǔ)介質(zhì)有較大區(qū)別，使用FLASH時(shí)必須根據(jù)其自身特性，對(duì)存儲(chǔ)系統(tǒng)進(jìn)行特殊設(shè)計(jì)，以保證系統(tǒng)的性能達(dá)到最優(yōu)。　　FLASH的特點(diǎn) 　　FLASH是一種非易失性存儲(chǔ)器NVM(Non-VolatileMemory)，根據(jù)結(jié)構(gòu)的不同可以將其分成NORFLASH和NANDFLASH兩種。但不
關(guān)鍵字： FLASH NAND

FPGA研發(fā)之道(15)-設(shè)計(jì)不是湊波形（五）接口設(shè)計(jì)

　　作為FPGA工程師來(lái)說(shuō)，碰到新的問(wèn)題是設(shè)計(jì)中最常見(jiàn)的事情了，技術(shù)發(fā)展趨勢(shì)日新月異，所以經(jīng)常會(huì)有新的概念，新的需求，新的設(shè)計(jì)等待去實(shí)現(xiàn)。不是每個(gè)通過(guò)BAIDU或者GOOGLE都有答案。　　因此，新的設(shè)計(jì)經(jīng)常會(huì)有，那如何實(shí)現(xiàn)? 　　假設(shè)，F(xiàn)PGA需要設(shè)計(jì)一個(gè)接口模塊，那我們就需要了解一下幾個(gè)問(wèn)題：　　(1) 同步接口還是異步接口模塊; 　　(2) 有哪些信號(hào)，功能是什么? 　　(3) 信號(hào)之間時(shí)序關(guān)系是什么? 　　(4) 傳遞的效率能夠達(dá)到多少; 　　(5) 等等! 　　誰(shuí)會(huì)給予這些答
關(guān)鍵字： FPGA 測(cè)試接口

FPGA研發(fā)之道(14)寫(xiě)在coding之前的鐵律

　　寫(xiě)在coding之前的那些鐵律　　(1)注釋?zhuān)?好的代碼首先必須要有注釋?zhuān)⑨屩辽侔ㄎ募⑨專(zhuān)丝谧⑨專(zhuān)δ苷Z(yǔ)句注釋。　　文件注釋?zhuān)何募⑨尵褪且粋€(gè)說(shuō)明文：這通常在文件的頭部注釋?zhuān)糜诿枋龃a為那個(gè)工程中，由誰(shuí)寫(xiě)的，日期是多少，功能描述，有哪些子功能，及版本修改的標(biāo)示。這樣不論是誰(shuí)，一目了然。即使不寫(xiě)文檔，也能知道大概。　　接口描述：module的接口信號(hào)中，接口注釋描述模塊外部接口，例如AHB接口，和SRAM接口等等。這樣讀代碼的人即可能夠判斷即模塊將AHB接口信號(hào)線轉(zhuǎn)換成SRAM接口
關(guān)鍵字： FPGA coding 時(shí)序