EEPW首頁(yè) >>
主題列表 >>
dsp＋fpga
dsp＋fpga 文章 進(jìn)入dsp＋fpga技術(shù)社區(qū)
FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：FPGA+DSP協(xié)同平臺(tái)的調(diào)試技巧和注意事項(xiàng)
- 作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開(kāi)始階段需要對(duì)每個(gè)芯片進(jìn)行單獨(dú)測(cè)試。這種情況下就需要避免另外一個(gè)芯片對(duì)調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
- 關(guān)鍵字： DSP 協(xié)同處理 FPGA 內(nèi)部邏輯分析儀 隔離調(diào)試
基于FPGA的帶Cache的嵌入式CPU的設(shè)計(jì)與實(shí)現(xiàn)
- MIPS(Microprocessor without Interlocked Pipeline STages)是一種典型的RISC(Reduced InstructiON Set Computer)微處理器,在嵌入式系統(tǒng)領(lǐng)域中得到廣泛的應(yīng)用。MIPS32TM指令集開(kāi)放，指令格式規(guī)整，易于流水線設(shè)計(jì)，大量使用寄存器操作。與CISC(Complex Instruction Set Computer)微處理器相比，RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn)，并可以應(yīng)用更多先進(jìn)的技術(shù)，開(kāi)發(fā)更快的下一代處理器。
- 關(guān)鍵字： 流水線CPU 時(shí)序設(shè)計(jì) FPGA
時(shí)延估計(jì)算法的FPGA實(shí)現(xiàn)
- 時(shí)延估計(jì)是雷達(dá)、聲納等領(lǐng)域經(jīng)常遇到的一個(gè)問(wèn)題，提出了利用相關(guān)計(jì)算法實(shí)現(xiàn)時(shí)延估計(jì)，并通過(guò)互譜插值提高估計(jì)精度。結(jié)合FPGA器件特性，運(yùn)用VHDL語(yǔ)言編程，實(shí)現(xiàn)了整個(gè)相關(guān)算法。利用QuartusⅡ和Mat
- 關(guān)鍵字： 時(shí)延估計(jì) 估計(jì)精度 FPGA 內(nèi)插
利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 典型實(shí)例-字符LCD接口的設(shè)計(jì)與實(shí)現(xiàn)
- 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)FPGA與字符LCD的接口，幫助讀者進(jìn)一步了解字符液晶的工作原理和設(shè)計(jì)方法。
- 關(guān)鍵字： 字符LCD接口 char_ram模塊 FPGA ModelSim
利用FPGA夾層卡實(shí)現(xiàn)I/O設(shè)計(jì)靈活性
- 面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口.
- 關(guān)鍵字： IO標(biāo)準(zhǔn) 可配置 FPGA
利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 典型實(shí)例-USB 2.0接口的設(shè)計(jì)與實(shí)現(xiàn)
- 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA通過(guò)FX2 USB 2.0接口芯片與PC機(jī)進(jìn)行高速數(shù)據(jù)通信，分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設(shè)計(jì)方法。
- 關(guān)鍵字： USB2.0 FX2 FPGA 高速數(shù)據(jù)傳輸
利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 利用FPGA實(shí)現(xiàn)A/D、D/A轉(zhuǎn)換器接口
- A/D、D/A轉(zhuǎn)換器是FPGA系統(tǒng)設(shè)計(jì)中的常用器件，經(jīng)常用來(lái)實(shí)現(xiàn)模擬信號(hào)和數(shù)字信號(hào)的相互轉(zhuǎn)換。根據(jù)應(yīng)用場(chǎng)合的不同，A/D、D/A轉(zhuǎn)換芯片的性能指標(biāo)參數(shù)差別比較大，因此接口格式也無(wú)法統(tǒng)一。
- 關(guān)鍵字： 轉(zhuǎn)換器接口 外同步模式 FPGA 內(nèi)同步模式 環(huán)形緩存區(qū)
基于ARM的SoC FPGA嵌入式系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)
- 本白皮書討論用于實(shí)現(xiàn)基于ARM 的嵌入式系統(tǒng)的Altera 可編程芯片系統(tǒng)(SoC)方法。對(duì)于面臨產(chǎn)品及時(shí)面市、成本、性能、設(shè)計(jì)重用和產(chǎn)品長(zhǎng)壽命等苛刻要求的嵌入式系統(tǒng)開(kāi)發(fā)人員而言，單芯片方案是非常有價(jià)值的方法。
- 關(guān)鍵字： 硬核處理器 嵌入式系統(tǒng) FPGA
dsp＋fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473