dsp＋fpga 文章 進(jìn)入dsp＋fpga技術(shù)社區(qū)
基于D類功率放大的高效率音頻功率放大器設(shè)計
- 為提高功放效率，以適應(yīng)現(xiàn)代社會高效、節(jié)能和小型化的發(fā)展趨勢，以D類功率放大器為核心，以單片機(jī)89C51和可編程邏輯器件（FPGA）進(jìn)行控制及時數(shù)據(jù)的處理，實(shí)現(xiàn)了對音頻信號的高效率放大。系統(tǒng)最大不失真輸出功率大于1 W,可實(shí)現(xiàn)電壓放大倍數(shù)1~20連續(xù)可調(diào)，并增加了短路保護(hù)斷電功能，輸出噪聲低。系統(tǒng)可對功率進(jìn)行計算顯示，具有4位數(shù)字顯示，精度優(yōu)于5%
- 關(guān)鍵字： 音頻放大器 D類功率放大 FPGA
FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎(chǔ)介紹
- Quartus II設(shè)計軟件是Altera提供的完整的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設(shè)計環(huán)境。Quartus II軟件含有FPGA和CPLD設(shè)計所有階段的解決方案。
- 關(guān)鍵字： QuartusII Max+PlusII FPGA
硬件描述語言Verilog HDL設(shè)計進(jìn)階之：使用函數(shù)實(shí)現(xiàn)簡單的處理器
- 本實(shí)例使用Verilog HDL設(shè)計一個簡單8位處理器，可以實(shí)現(xiàn)兩個8位操作數(shù)的4種操作。在設(shè)計過程中，使用了函數(shù)調(diào)用的設(shè)計方法。
- 關(guān)鍵字： VerilogHDL 函數(shù) 處理器 FPGA
硬件描述語言Verilog HDL設(shè)計進(jìn)階之：自動轉(zhuǎn)換量程頻率計控制器
- 本實(shí)例使用Verilog HDL設(shè)計一個可自動轉(zhuǎn)換量程的頻率計控制器。在設(shè)計過程中，使用了狀態(tài)機(jī)的設(shè)計方法，讀者可根據(jù)綜合實(shí)例6的流程將本實(shí)例的語言設(shè)計模塊添加到自己的工程中。
- 關(guān)鍵字： VerilogHDL 頻率計控制器 FPGA
硬件描述語言Verilog HDL設(shè)計進(jìn)階之： 典型實(shí)例-狀態(tài)機(jī)應(yīng)用
- 狀態(tài)機(jī)設(shè)計是HDL設(shè)計里面的精華，幾乎所有的設(shè)計里面都或多或少地使用了狀態(tài)機(jī)的思想。狀態(tài)機(jī)，顧名思義，就是一系列狀態(tài)組成的一個循環(huán)機(jī)制，這樣的結(jié)構(gòu)使得編程人員能夠更好地使用HDL語言，同時具有特定風(fēng)格的狀態(tài)機(jī)也能提高程序的可讀性和調(diào)試性。
- 關(guān)鍵字： VerilogHDL 狀態(tài)機(jī) FPGA
硬件描述語言Verilog HDL設(shè)計進(jìn)階之： 邏輯綜合的原則以及可綜合的代碼設(shè)計風(fēng)格
- 用always塊設(shè)計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達(dá)式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
- 關(guān)鍵字： VerilogHDL 邏輯綜合 FPGA
基于FPGA的可配置判決反饋均衡器的設(shè)計
- 在移動通信和高速無線數(shù)據(jù)通信中，多徑效應(yīng)和信道帶寬的有限性以及信道特性的不完善性導(dǎo)致數(shù)據(jù)傳輸時不可避免的產(chǎn)生碼間干擾，成為影響通信質(zhì)量的主要因素，而信道的均衡技術(shù)可以消除碼間干擾和噪聲，并減少誤碼率。其中判決反饋均衡器（DFE）是一種非常有效且應(yīng)用廣泛得對付多徑干擾得措施。
- 關(guān)鍵字： 無線數(shù)據(jù)通訊 可配置均衡器 FPGA
Verilog HDL基礎(chǔ)之：實(shí)例5 交通燈控制器
- 本實(shí)例通過Verilog HDL語言設(shè)計一個簡易的交通等控制器，實(shí)現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
- 關(guān)鍵字： VerilogHDL 華清遠(yuǎn)見 FPGA 交通燈控制器
基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計方案
- 這里以CAN總線通信接口為例，詳細(xì)論述了基于FPGA的CAN總線轉(zhuǎn)換USB接口的設(shè)計方案。
- 關(guān)鍵字： 光電隔離 CAN總線轉(zhuǎn)換器 FPGA
FPGA最小系統(tǒng)之：實(shí)例1 在Altera的FPGA開發(fā)板上運(yùn)行第一個FPGA程序
- 本節(jié)旨在通過給定的工程實(shí)例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設(shè)計、編譯及仿真流程。同時使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計的硬件實(shí)現(xiàn)，熟悉Altera FPGA開發(fā)板的使用及配置方式。
- 關(guān)鍵字： Cyclone Altera FPGA QuartusII FPGA最小系統(tǒng)
FPGA最小系統(tǒng)之：硬件系統(tǒng)的調(diào)試方法
- 隨著FPGA芯片的密度和性能不斷提高，調(diào)試的復(fù)雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時要遵循一定的原則和技巧，才能減少調(diào)試時間，避免誤操作損壞電路。
- 關(guān)鍵字： BGA封裝 ASRAM FPGA QuartusII FPGA最小系統(tǒng)
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473