dsp＋fpga 文章 進(jìn)入dsp＋fpga技術(shù)社區(qū)
采用模糊邏輯設(shè)計基于DSP發(fā)動機(jī)控制器
- 越來越多企業(yè)開始使用變速驅(qū)動發(fā)動機(jī)來減少能源的消耗。這需要通過從微分(PID)控制器轉(zhuǎn)向基于模糊邏輯算法的系統(tǒng)來簡化設(shè)計，縮短開發(fā)時間，并消除復(fù)雜的數(shù)學(xué)公式。 但是，這對發(fā)動機(jī)提出了新的挑戰(zhàn)。當(dāng)使用傳統(tǒng)
- 關(guān)鍵字： DSP 模糊 邏輯設(shè)計 發(fā)動機(jī)控制器
對基于FPGA的高斯白噪聲發(fā)生器的研究與設(shè)計
- 0引言現(xiàn)代通訊電子設(shè)備的抗干擾測試已經(jīng)成為必須的測試項目，主要的干擾類型為噪聲干擾。在通信信...
- 關(guān)鍵字： FPGA 高斯白噪聲發(fā)生器
安富利X-Fest研討會為分銷商推廣樹立榜樣
- 2010年1月12日，安富利電子元件 (Avnet Electronics Marketing) 與賽靈思公司(Xilinx, Inc.)攜手舉辦X-Fest 2010系列研討會于北京拉開亞洲活動的帷幕。這次X-Fest技術(shù)研討會在全球37個城市舉辦，其中包括亞洲地區(qū)的11個城市，預(yù)計到場人數(shù)是全球不同領(lǐng)域里最多的。本次北京的會議計劃吸引300名工程師，實際到場人數(shù)接近600人，足見X-Fest的吸引力。 為期一天的研討會為FPGA、DSP和嵌入式系統(tǒng)設(shè)計人員提供實用的技能培訓(xùn)，它將提供多種時長
- 關(guān)鍵字： 安富利 電子元件 FPGA DSP
賽靈思開始發(fā)貨行業(yè)最大且性能最高FPGA
- 賽靈思今天宣布第一批Virtex®-6 LX760系列FPGA已經(jīng)開始發(fā)貨上市。隨著這款擁有即時設(shè)計工具支持的行業(yè)最大容量FPGA的上市，那些需要單純大容量邏輯和行業(yè)領(lǐng)先I/O性能的賽靈思客戶，將能夠利用賽靈思ISE® 設(shè)計套件11.4版本立即開始進(jìn)行項目設(shè)計開發(fā)。 Synopsys公司副總裁和Synplicity業(yè)務(wù)部門總經(jīng)理Gary Meyers表示：“Virtex-6 LX760 器件所提供的邏輯密度比前一代最大的Virtex-5 器件高出2.5倍以上，因此，隨
- 關(guān)鍵字： 賽靈思 Virtexk FPGA
C64x+ DSP高速緩存一致性分析與維護(hù)
- 高速緩存(CACHE)作為內(nèi)核和低速存儲器之間的橋梁，基于代碼和數(shù)據(jù)的時間和空間相關(guān)性，以塊為單位由硬件控制器自動加載內(nèi)核所需要的代碼和數(shù)據(jù)。如果所有程序和數(shù)據(jù)的存取都由內(nèi)核完成，基于CACHE的運(yùn)行機(jī)制，內(nèi)核始終能夠得到存儲器中最新的數(shù)據(jù)。但是當(dāng)有其它可以更改存儲器內(nèi)容的部件存在時，例如不需要內(nèi)核干預(yù)的直接數(shù)據(jù)存?。―MA）引擎，就可能出現(xiàn)由于CACHE的存在而導(dǎo)致內(nèi)核或者DMA不能夠得到最新數(shù)據(jù)的現(xiàn)象，也就是CACHE一致性的問題。
- 關(guān)鍵字： 維護(hù) 一致性分析 高速 DSP C64x
傳40nm制程代工廠良率普遍低于70%
- 據(jù)業(yè)者透露，包括臺積電在內(nèi)的各家芯片生產(chǎn)公司目前的40nm制程良率均無法突破70%大關(guān)。這種局面恐將對下一代顯卡和FPGA芯片等產(chǎn)品的市場供貨造成一 定的影響。臺積電不久前在股東會上曾透露40nm制程產(chǎn)線遭遇工藝腔匹配問題，由此造成40nm產(chǎn)品良率不佳，不過目前他們?nèi)ツ甑姿坪跻呀?jīng)解決了這個問 題。 另外，聯(lián)電目前也正在其12英寸廠房中實施40nm制程芯片的量產(chǎn)。據(jù)業(yè)內(nèi)人士透露，目前提供40nm制程FPGA芯片代工服務(wù)的Xilinx公司也出于保險起見開始推行多品種經(jīng)營策略，以免受到40nm制程良率
- 關(guān)鍵字： 臺積電 40nm FPGA
基于FPGA的磁浮軸承控制系統(tǒng)的設(shè)計與研究
- 0引言磁浮軸承(MagneticBearing)是以磁性力完全非接觸式支持旋轉(zhuǎn)體的軸承，其廣義上的定義是可支...
- 關(guān)鍵字： FPGA 磁浮軸承控制系統(tǒng)
Altium為Altium Designer新增Spartan-6 FPGA 支持
- Altium 繼續(xù)為電子產(chǎn)品設(shè)計人員擴(kuò)大器件選項。目前，最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。 電子設(shè)計人員可針對首選 的FPGA(目前，Altium Designer 可支持 60 多款 FPGA產(chǎn)品)，或各種備選解決方案，采用 Altium Designer 對其性能、功耗以及其它設(shè)計參數(shù)進(jìn)行比較。進(jìn)而獲得高度的設(shè)計靈活性，不必再為必須選擇多個廠商的開發(fā)軟件而困擾。電子產(chǎn)品設(shè)計人員在開發(fā)過程中，無需大量軟硬件的重復(fù)設(shè)計
- 關(guān)鍵字： Altium Spartan FPGA
基于FPGA的SoftSerdes設(shè)計與實現(xiàn)
- 引言 在高速源同步應(yīng)用中，時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進(jìn)行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據(jù)恢復(fù)的
- 關(guān)鍵字： SoftSerdes FPGA
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473