在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> dsp+fpga

            利用MSGQ模塊簡化復(fù)雜DSP的應(yīng)用

            • 利用MSGQ模塊簡化復(fù)雜DSP的應(yīng)用, 電信基礎(chǔ)設(shè)備、視頻基礎(chǔ)設(shè)備以及影像應(yīng)用等對于帶寬的要求迅速提升,這些系統(tǒng)需要支持具有更高分辨率、更快幀速率以及更出色音質(zhì)的音視頻流。同時,上述系統(tǒng)還要提高信道密度,降低每信道的功耗。此外,該市場不僅要
            • 關(guān)鍵字: DSP  應(yīng)用  復(fù)雜  簡化  MSGQ  模塊  利用  

            基于FPGA設(shè)計DSP的實踐與改進(jìn)

            • 當(dāng)設(shè)計的系統(tǒng)需要對數(shù)字信號進(jìn)行處理時,常采用通用 DSP(Digital Signal Process)處理器,這樣的設(shè)計方案通用性好,且還有各種較為成熟的 DSP算法可以參考。但是,這類方案通常是雙核設(shè)計,即采用通用控制器(MCU)加上通用 DSP處理器實現(xiàn),在實現(xiàn)系統(tǒng)時開發(fā)的復(fù)雜程度、難度都較大,也難以滿足定制特殊處理的需要。為了解決這些問題,人們開始尋求新的設(shè)計方案,基于通用處理器加上FPGA(大規(guī)模可編門陣列)的架構(gòu)方案逐漸成為主流,在新的方案中通用控制器完成控制和管理功能,專用的數(shù)字信號處理和組
            • 關(guān)鍵字: FPGA  DSP  實踐    

            用FPGA實現(xiàn)音頻采樣率的轉(zhuǎn)換

            • 如今,即使低成本FPGA也能提供遠(yuǎn)遠(yuǎn)大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊,能以550MHz以上的時鐘速度處理信號。不過,直到現(xiàn)在,音頻信號處理中還很少需要用到這些功能。串行實現(xiàn)千
            • 關(guān)鍵字: FPGA  音頻  采樣率  轉(zhuǎn)換    

            基于DSP的多頻帶混合信號測試系統(tǒng)的設(shè)計

            • 隨著數(shù)字化浪潮的深入,具有混合信號功能的芯片越來越多地出現(xiàn)在人們的生活中。通訊領(lǐng)域的MODEM(如ADSL),CODEC和飛速發(fā)展的手機芯片,視頻處理器領(lǐng)域的MPEG,DVD 芯片,都是具有混合信號功能的芯片,其特點是處理速度高、覆蓋的頻率范圍寬,芯片的升級換代周期日益縮短。這就要求測試系統(tǒng)具有更高的性能和更寬的頻帶范圍,而且需要靈活的架構(gòu)來應(yīng)對不斷升級的芯片測試需求,以便有效降低新器件的測試成本。此外,混合信號芯片種類繁多,各種具有混合信號的芯片已經(jīng)廣泛運用到生產(chǎn)和生活的各個領(lǐng)域,而不同的應(yīng)用領(lǐng)域,其工
            • 關(guān)鍵字: 測試系統(tǒng)  設(shè)計  信號  混合  DSP  頻帶  基于  數(shù)字信號  

            用RapidIO提高DSP陣列的性能

            • “采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理,RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?!盨hippen說,“例如,多個飛思卡爾公司的StarCorebase
            • 關(guān)鍵字: 性能  陣列  DSP  提高  RapidIO  RapidIO  

            軟件無線電技術(shù)與可重配置計算體系結(jié)構(gòu)

            • 1.技術(shù)趨勢
                現(xiàn)代無線通信的主體是移動通信。參照ITU建議M1225,移動通信是在復(fù)雜多變的移動環(huán)境下工作的,因此必須考慮嚴(yán)重的時變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中,特別是在碼分多址(CDMA)系統(tǒng)中,為了
            • 關(guān)鍵字: 計算  體系結(jié)構(gòu)  配置  技術(shù)  無線電  軟件  DSP  FPGA  

            優(yōu)化FPGA功耗的設(shè)計技術(shù)

            • 無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應(yīng)等等,各種不同因素都在迅速推動系統(tǒng)設(shè)計人員關(guān)注節(jié)能問題。一項有關(guān)設(shè)計優(yōu)先考慮事項的最新調(diào)查指出,大部分工程師已把功耗排在首位,或者是將其緊跟在
            • 關(guān)鍵字: FPGA  功耗  設(shè)計技術(shù)    

            多天線多載波的數(shù)字上下變頻的FPGA實現(xiàn)

            海思將在網(wǎng)絡(luò)設(shè)備芯片中使用Tensilica的DPU和DSP內(nèi)核

            •   Tensilica日前宣布,授權(quán)海思半導(dǎo)體Xtensa系列可配置數(shù)據(jù)處理器(DPU)及ConnX™ DSP(數(shù)據(jù)信號處理)IP核。海思將在網(wǎng)絡(luò)設(shè)備芯片的設(shè)計中使用Tensilica的DPU和DSP內(nèi)核。   海思半導(dǎo)體副總裁Teresa He表示:“在選擇Tensilica之前我們對可授權(quán)的DSP IP核進(jìn)行了全面的考察和評估。Tensilica 公司的Xtensa系列DPU在提供世界一流DSP性能的同時又擁有卓越的靈活性和可配置性,給予海思半導(dǎo)體產(chǎn)品很強的差異化能力,帶給我
            • 關(guān)鍵字: Tensilica  DPU  DSP  內(nèi)核  

            Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)

            •   Altera公司今天宣布,開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應(yīng)用,為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場等多種大批量應(yīng)用目前廣泛采用了Arria II GX FPGA。   Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65,它們分別具有45K邏輯單元(LE)和65K LE。對于接入設(shè)備、遠(yuǎn)程射頻前端、HD視頻攝像機和保密設(shè)備等低成本
            • 關(guān)鍵字: Altera  40納米  Arria  FPGA  

            賽靈思發(fā)布28納米FPGA平臺 推進(jìn)可編程技術(shù)

            • 賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。 據(jù)悉,目前過高的ASIC設(shè)計和制造成本、快速演化的相關(guān)標(biāo)準(zhǔn)、縮減物料清單以及對軟硬件可編程性的需求,與當(dāng)前經(jīng)濟不景氣且員工數(shù)量減少的狀況相互交織,令當(dāng)前的現(xiàn)實環(huán)境雪上加霜,迫使電子產(chǎn)品設(shè)計人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織,視為可編程技術(shù)勢在必行的重要驅(qū)動因素。 同時,功耗管理及其對系統(tǒng)成本和性能的影響也是當(dāng)前電子系統(tǒng)設(shè)計人員和制造商所首要關(guān)注的問題。隨著競爭日益激烈,盡力降低功耗
            • 關(guān)鍵字: Xilinx  FPGA  

            三星擴大和賽靈思合作28納米制程

            • 據(jù)韓聯(lián)社(Yonhap)報導(dǎo),全球最大計算機存儲器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴大代工合作協(xié)議,進(jìn)展至28奈米制程。 在雙方合作協(xié)議中,三星將于2011年起,以基于28奈米的高介電層/金屬閘(High-K Metal Gate;HKMG)制程技術(shù)制造可編程邏輯芯片(FPGA)裝置。  
            • 關(guān)鍵字: 三星電子  28納米  FPGA  

            基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計與應(yīng)用

            • 基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計與應(yīng)用,根據(jù)嵌入式系統(tǒng)知識,利用其優(yōu)點,針對星圖識別的特征,設(shè)計一種以SBC+DSP為硬件平臺的嵌入式系統(tǒng),通過試驗驗證,系統(tǒng)能夠滿足星圖識別大數(shù)據(jù)量、實時響應(yīng)速度和高可靠性的要求。
            • 關(guān)鍵字: 設(shè)計  應(yīng)用  系統(tǒng)  嵌入式  SBC  DSP  基于  數(shù)字信號  

            基于FPGA實現(xiàn)DSP與RapidIO網(wǎng)絡(luò)互聯(lián)

            • 本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點對點交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個RapidIO IP 上,從而實現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
            • 關(guān)鍵字: RapidIO  網(wǎng)絡(luò)互聯(lián)  DSP  實現(xiàn)  FPGA  基于  RapidIO  
            共9877條 468/659 |‹ « 466 467 468 469 470 471 472 473 474 475 » ›|

            dsp+fpga介紹

            您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
            歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

            熱門主題

            樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473