dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

中芯國(guó)際、燦芯半導(dǎo)體和CEVA合作力推DSP硬核及平臺(tái)

　　國(guó)際領(lǐng)先的IC設(shè)計(jì)公司及一站式服務(wù)供應(yīng)商?--?燦芯半導(dǎo)體(上海)有限公司(以下簡(jiǎn)稱“燦芯半導(dǎo)體”)與中國(guó)內(nèi)地規(guī)模最大、技術(shù)最先進(jìn)的集成電路晶圓代工企業(yè)——中芯國(guó)際集成電路制造有限公司以及CEVA公司——領(lǐng)先的IP平臺(tái)解決方案和數(shù)位信號(hào)處理器(DSP)?核心授權(quán)商，今日聯(lián)合宣布：三方將共同開(kāi)發(fā)CEVA?DSP硬核，為客戶降低研發(fā)風(fēng)險(xiǎn)、縮短SoC項(xiàng)目的設(shè)計(jì)周期。根據(jù)協(xié)議，燦芯半導(dǎo)體取得一系列基于中芯國(guó)際工藝的CEVA?DSP核心技術(shù)的獨(dú)家授權(quán)，開(kāi)發(fā)針對(duì)特
關(guān)鍵字：中芯國(guó)際燦芯半導(dǎo)體 CEVA DSP

FPGA實(shí)現(xiàn)CAN總線通信節(jié)點(diǎn)設(shè)計(jì)

在項(xiàng)目的特殊環(huán)境要求下，CAN總線通信要求使用FPGA作為系統(tǒng)中的主控制器，較之傳統(tǒng)設(shè)計(jì)使用的單片機(jī)，F(xiàn)PGA...
關(guān)鍵字： FPGA CAN總線通信節(jié)點(diǎn)

基于DSP的CAN和以太網(wǎng)接口設(shè)計(jì)

摘要：浮點(diǎn)型DSP以豐富的外設(shè)，較高的主頻在工業(yè)控制領(lǐng)域得到廣泛的應(yīng)用，CAN總線設(shè)備構(gòu)成的現(xiàn)場(chǎng)總線與以太網(wǎng)構(gòu)成的高速通信網(wǎng)絡(luò)已成為工業(yè)控制領(lǐng)域的發(fā)展趨勢(shì)。介紹了一種基于的CAN總線與以太網(wǎng)互聯(lián)系統(tǒng)的設(shè)計(jì)方法，給出了系統(tǒng)各組成部分的硬件及軟件的設(shè)計(jì)與實(shí)現(xiàn)。控制部分采用TI公司的TMS320F28335，CAN總線接口模塊采用TI公司的0，以太網(wǎng)接口模塊控制芯片采用Realtek公司的RTL8019AS。該設(shè)計(jì)具有可擴(kuò)展性好和性價(jià)比高的優(yōu)點(diǎn)。 0 引言工業(yè)現(xiàn)場(chǎng)設(shè)備復(fù)雜化，單一的串行通信使系統(tǒng)越來(lái)越復(fù)雜
關(guān)鍵字： DSP CAN

一款基于FPGA的I2C總線的設(shè)計(jì)方案

0 引言由于在嵌入式系統(tǒng)開(kāi)發(fā)中越來(lái)越多的應(yīng)用到FPGA,而一些嵌入式CPU,比如STM32 為了降低成本，減小封裝尺寸，沒(méi)有外接專門的CPU 讀寫總線，而只提供了一些如SPI 和I2C 的接口。而且在應(yīng)用中經(jīng)常有數(shù)據(jù)要配置到FPGA 中，如FPGA 中的應(yīng)用配置寄存器，和配置表項(xiàng)等，都需要CPU 配置。這些數(shù)據(jù)的數(shù)據(jù)量不大，速度也不要求很高，很適合用I2C 總線來(lái)配置。 I2C 總線是Philips 公司設(shè)計(jì)的一種控制和配置內(nèi)部IC 雙向兩線的串行總線。主要特點(diǎn)是接口信號(hào)線較少，但是其數(shù)據(jù)的傳送速率
關(guān)鍵字： FPGA I2C

基于DM9000A的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)

摘要：為了實(shí)現(xiàn)DSP與外圍設(shè)備進(jìn)行以太網(wǎng)數(shù)據(jù)通信，采用了一種基于網(wǎng)絡(luò)控制芯片DM9000A的DSP以太網(wǎng)接口實(shí)現(xiàn)方式。它以TI公司的DSP處理器和DM9000A網(wǎng)絡(luò)芯片為硬件平臺(tái)，通過(guò)DSP總線控制DM9000A內(nèi)部寄存器，完成DM9000A的初始化以及底層以太網(wǎng)數(shù)據(jù)的發(fā)送接收，并對(duì)TCP/IP協(xié)議進(jìn)行裁剪，包括IP，ARP，ICMP，UDP和TCP等協(xié)議，實(shí)現(xiàn)了適用于DSP設(shè)備的以太網(wǎng)數(shù)據(jù)通信功能。 DSP(Digital Signal Processor)是一種獨(dú)特的微處理器，是以數(shù)字信號(hào)來(lái)處理大量
關(guān)鍵字： DM9000A DSP

Xilinx與Silicon開(kāi)啟硬件圖像處理機(jī)器視覺(jué)應(yīng)用大門

　　All?Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司Xilinx,Inc.日前宣布，在與2014慕尼黑電子展同期舉行中國(guó)(上海)國(guó)際機(jī)器視覺(jué)展，將聯(lián)手德國(guó)Silicon?Software公司現(xiàn)場(chǎng)展示Silicon?Software公司的VisualApplets軟件平臺(tái)，以及該平臺(tái)如何顛覆傳統(tǒng)的嵌入式機(jī)器視覺(jué)系統(tǒng)設(shè)計(jì)方法，為那些從事和尋找先進(jìn)的、高性能機(jī)器視覺(jué)解決方案的嵌入式系統(tǒng)架構(gòu)師、軟件工程師、硬件工程師帶來(lái)前所未有的嵌入式設(shè)計(jì)體驗(yàn)。敬請(qǐng)3月18至20日
關(guān)鍵字： Xilinx Silicon FPGA 嵌入式

一款通用紅外遙控系統(tǒng)的設(shè)計(jì)方案

0 引言人們生活中的家用電器種類日益增多，遙控器的種類也隨之增加，不同種類的遙控器之間一般不能相互替代，這給人們的生活帶來(lái)諸多不便。各類遙控器功能大致相同，大多都有數(shù)字鍵、啟動(dòng)停止鍵、前進(jìn)鍵、快進(jìn)鍵、后退鍵，復(fù)雜的也就是增加幾個(gè)功能鍵，現(xiàn)實(shí)生活中，由于用戶的個(gè)體差異，特殊功能鍵的使用頻率很低，甚至部分用戶自始至終就從未使用過(guò)這類鍵，因此，這些鍵完全可以簡(jiǎn)化和歸類使用，對(duì)于那些不易簡(jiǎn)化和歸類的少量特殊功能鍵，可以通過(guò)開(kāi)辟自定義按鍵區(qū)的方法予以解決。鑒于此，本文以單片機(jī)和大規(guī)?？删幊涕T陣列FPGA為基
關(guān)鍵字：紅外 FPGA

Mentor欲成立機(jī)構(gòu)研究基于圖形的測(cè)試規(guī)范標(biāo)準(zhǔn)化

??　　Mentor?Graphics日前宣布，為對(duì)基于圖形的測(cè)試規(guī)范標(biāo)準(zhǔn)的標(biāo)準(zhǔn)化問(wèn)題進(jìn)行研究，公司已提議成立新的Accellera標(biāo)準(zhǔn)委員會(huì)。為深化此項(xiàng)工作，Mentor?Graphics公司將把其現(xiàn)有的基于圖形的測(cè)試規(guī)范格式作為技術(shù)捐贈(zèng)奉獻(xiàn)出來(lái)，以啟動(dòng)標(biāo)準(zhǔn)化工作?！　　癕entor?Graphics公司基于圖形的規(guī)范化技術(shù)，以其快速?gòu)氐椎母采w設(shè)備狀態(tài)空間能力，為驗(yàn)證領(lǐng)域帶來(lái)了惹人注目的新價(jià)值，”SyoSil咨詢公司的?所有人兼總經(jīng)理?
關(guān)鍵字： Mentor Accellera UVM FPGA 嵌入式

通過(guò)調(diào)節(jié)穩(wěn)壓器優(yōu)化 DSP 功率預(yù)算

系統(tǒng)級(jí)節(jié)電與功率預(yù)算優(yōu)化是許多應(yīng)用的關(guān)鍵。例如，數(shù)據(jù)中心運(yùn)營(yíng)商努力控制能耗，便攜式設(shè)備設(shè)計(jì)人員力圖降低流...
關(guān)鍵字：調(diào)節(jié)穩(wěn)壓器 DSP 功率預(yù)算

基于ARM和FPGA的高速圖像數(shù)據(jù)采集板設(shè)計(jì)

1.概述隨著圖像處理技術(shù)的快速發(fā)展，圖像采集處理系統(tǒng)在提高工業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來(lái)越廣泛。本文結(jié)合實(shí)際系統(tǒng)中的前端圖像處理和圖像數(shù)據(jù)傳輸?shù)男枰?，充分利用ARM的靈活性和FPGA的并行性的特點(diǎn)，設(shè)計(jì)了一種基于ARM+FPGA的高速圖像數(shù)據(jù)采集傳輸系統(tǒng)。所選用的ARM體系結(jié)構(gòu)是32位嵌入式RISC微處理器結(jié)構(gòu)，該微處理器擁有豐富的指令集且編程靈活;而FPGA則在速度和并行運(yùn)算方面有很大優(yōu)勢(shì)，適合圖像處理的實(shí)時(shí)性要求;并且通過(guò)千兆以太網(wǎng)接口實(shí)現(xiàn)了采集板與上位機(jī)之間圖像數(shù)據(jù)的高速遠(yuǎn)程傳輸。 2.硬件設(shè)
關(guān)鍵字： ARM FPGA

如何優(yōu)化 DSP 功率預(yù)算

鑒于內(nèi)核、存儲(chǔ)器、I/O以及其它電軌的過(guò)多電壓電流要求，多核DSP實(shí)施需要智能電源管理。DSP內(nèi)核電壓電源...
關(guān)鍵字：優(yōu)化 DSP 功率預(yù)算

ADI推出系列集成式高效電源管理IC

　　適用于高級(jí)軟件定義無(wú)線電和FPGA應(yīng)用所需的復(fù)雜集成式電源解決方案的高效、可靠PMU　　Analog?Devices,?Inc.全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最近推出一系列集成式高效電源管理IC(集成電路)ADP5050/51/52/53，適用于RF捷變無(wú)線電和基于FPGA/處理器(現(xiàn)場(chǎng)可編程門陣列)應(yīng)用中的緊湊型、高密度電源解決方案?！　DP505x系列電源管理IC設(shè)計(jì)為集成式電源解決方案，可用于微微蜂窩和毫微微蜂窩基站、便攜式和手持式設(shè)備以及大多數(shù)需要緊湊集成式電源
關(guān)鍵字： ADI FPGA PMU ADP

安森美展示汽車用高能效產(chǎn)品及方案

　　展示的汽車產(chǎn)品及方案用于車身及舒適系統(tǒng)、動(dòng)力總成、車載信息娛樂(lè)系統(tǒng)、照明及車載網(wǎng)絡(luò)等　　推動(dòng)高能效創(chuàng)新的安森美半導(dǎo)體將參加于3月18日至20日在上海新國(guó)際博覽中心舉辦的慕尼黑上海電子展(Electronica?China)，展示公司用于汽車空調(diào)、車門控制、儀表盤、動(dòng)力總成、車載信息娛樂(lè)系統(tǒng)、汽車照明系統(tǒng)、車載網(wǎng)絡(luò)等應(yīng)用的高能效產(chǎn)品及方案，并設(shè)有現(xiàn)場(chǎng)產(chǎn)品演示。安森美半導(dǎo)體的展位號(hào)是W1館1550號(hào)，公司的技術(shù)專家將在現(xiàn)場(chǎng)解答設(shè)計(jì)應(yīng)用問(wèn)題?！　“采腊雽?dǎo)體是全球領(lǐng)先的汽車半導(dǎo)體供應(yīng)商之一，為汽車
關(guān)鍵字：安森美 ESD DSP PPAP 汽車應(yīng)用

重郵信科獲CEVA-TeakLite-4 Audio/Voice DSP授權(quán)

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán)(SIP)平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布重慶重郵信科通信技術(shù)公司(Chongqing?CYIT?Communication?Technology?Co.,?Ltd)已經(jīng)獲得CEVA-TeakLite-4?DSP授權(quán)許可，用于面向智能手機(jī)和平板電腦等4G終端的多模無(wú)線基帶芯片?！　⊥耆删幊痰腃EVA-TeakLite-4?DSP內(nèi)核旨在滿足先進(jìn)音頻和語(yǔ)音算法中日益復(fù)雜的處理
關(guān)鍵字： CEVA DSP 語(yǔ)音芯片 LTE

Altera在OFC 2014上推出400G以上OTN解決方案

　　Altera公司今天發(fā)布兩款SoftSilicon??FPGA新平臺(tái)，為光傳輸設(shè)備生產(chǎn)商提供100吉比特(B100G)以上標(biāo)準(zhǔn)OTN解決方案。平臺(tái)結(jié)合了FPGA與全集成IP解決方案，縮短了設(shè)計(jì)時(shí)間，簡(jiǎn)化了集成過(guò)程和測(cè)試階段，幫助客戶能夠?qū)⒕性谕怀鲈鲋导夹g(shù)優(yōu)勢(shì)上。新產(chǎn)品是Altera?SoftSilicon?400G轉(zhuǎn)發(fā)器/波長(zhǎng)轉(zhuǎn)換器?(TPO516)以及Altera?SoftSilicon單芯片20通道任意速率映射器，支持分段和重組功能(SAR)
關(guān)鍵字： Altera ODU SAR FPGA