dsp＋fpga 文章 進入dsp＋fpga技術(shù)社區(qū)
FPGA研發(fā)之道(10)架構(gòu)設(shè)計漫談(五)數(shù)字電路的靈魂-流水線
- 流水線，最早為人熟知，起源于十九世紀初的福特汽車工廠，富有遠見的福特，改變了那種人圍著汽車轉(zhuǎn)、負責(zé)各個環(huán)節(jié)的生產(chǎn)模式，轉(zhuǎn)變成了流動的汽車組裝線和固定操作的人員。于是，工廠的一頭是不斷輸入的橡膠和鋼鐵，工廠的另一頭則是一輛輛正在下線的汽車。這種改變，不但提升了效率，更是拉開了工業(yè)時代大生產(chǎn)的序幕。 如今，這種模式常常應(yīng)用于數(shù)字電路的設(shè)計之中，與現(xiàn)在流驅(qū)動的FPGA架構(gòu)不謀而合。舉例來說：某設(shè)計輸入為A種數(shù)據(jù)流，而輸出則是B種數(shù)據(jù)流，其流水架構(gòu)如下所示： ? 每個模塊只
- 關(guān)鍵字： FPGA 架構(gòu)設(shè)計 流水線
FPGA研發(fā)之道(9)架構(gòu)設(shè)計漫談(四)并行與復(fù)用
- FPGA其在眾多器件中能夠被工程師青睞的一個很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個很重要的方式。 數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡單，但是設(shè)計上卻是相當(dāng)復(fù)雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計算結(jié)構(gòu)如下圖所示： ? 上圖中：前端處理單元負責(zé)將進入數(shù)據(jù)信息，分配到多個計算單元中，圖中為3個計算單元(幾個根據(jù)所需的性能計算得
- 關(guān)鍵字： FPGA 架構(gòu)設(shè)計 并行
德州儀器推增強Jacinto信息娛樂處理器系列DSP和視覺處理
- 日前，德州儀器(TI)宣布將信號處理功能添加到其全新的DRA75x處理器，以便幫助客戶增強信息娛樂系統(tǒng)并為信息高級駕駛員輔助系統(tǒng)(ADAS)功能配對。這兩者的完美結(jié)合將幫助客戶生產(chǎn)具有極高數(shù)字化駕駛艙集成及傳統(tǒng)信息娛樂功能的汽車，同時不影響任何性能。Jacinto 6 EP與Jacinto 6 Ex兩種全新的DRA75x處理器和其它“Jacinto”器件基于相同的架構(gòu)而開發(fā)，使汽車制造商能擴展自己的投資，無需進行額外的研究與開發(fā)或顯著增加材料清單(BOM)即可提供具有軟硬件兼容
- 關(guān)鍵字： 德州儀器 ADAS DSP
FPGA研發(fā)之道(8)架構(gòu)設(shè)計漫談(三)時鐘和復(fù)位
- 接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時鐘和復(fù)位。 時鐘：根據(jù)時鐘的分類，可以分為邏輯時鐘，接口時鐘，存儲器時鐘等; (1)邏輯時鐘取決與邏輯的關(guān)鍵路徑，最終值是設(shè)計和優(yōu)化的結(jié)果，從經(jīng)驗而不是實際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達100-200Mhz之間，根據(jù)各系列的先后性能會有所提升，但不是革命性的。 (2)接口時鐘，異步信號的時序一般也是通過FPGA片內(nèi)同步邏輯產(chǎn)生，一般
- 關(guān)鍵字： FPGA 架構(gòu)設(shè)計 復(fù)位
FPGA研發(fā)之道(7)架構(gòu)設(shè)計漫談(二)穩(wěn)定壓倒一切
- 敏捷開發(fā)宣言中，有一條定律是“可以工作的軟件勝過面面俱到的文檔”。如何定義可可以工作的，這就是需求確定后架構(gòu)設(shè)計的首要問題。而大部分看這句話的同志更喜歡后半句，用于作為不寫文檔的借口。 FPGA的架構(gòu)設(shè)計最首先可以確定就是外接接口，就像以前說的，穩(wěn)定可靠的接口是成功的一半。接口的選擇需要考慮幾個問題。 1， 有無外部成熟IP。一般來說，ALTERA和XILINX都提供大量的接口IP，采用這些IP能夠提升研發(fā)進度，但不同IP在不同F(xiàn)PGA上需要不同license，這個
- 關(guān)鍵字： FPGA ALTERA XILINX
FPGA研發(fā)之道(6)架構(gòu)設(shè)計漫談(一)流驅(qū)動和調(diào)用式
- 勿用諱言，現(xiàn)在國內(nèi)FPGA開發(fā)還處于小作坊的開發(fā)階段，一般都是三、四個人，七八臺機器.小作坊如何也能做出大成果。這是每個FPGA工程師都要面臨的問題。架構(gòu)設(shè)計是面臨的第一關(guān)。經(jīng)常有這樣的項目，需求分析，架構(gòu)設(shè)計匆匆忙忙，號稱一兩個月開發(fā)完畢，實際上維護項目就花了一年半時間。主要包括幾個問題，一，性能不滿足需求。二，設(shè)計頻繁變更。三，系統(tǒng)不穩(wěn)定，調(diào)試問題不收斂。 磨刀不誤砍柴工，F(xiàn)PGA設(shè)計的需求分析是整個設(shè)計第一步。如何將系統(tǒng)的功能需求，轉(zhuǎn)換成FPGA的設(shè)計需求，是FPGA架構(gòu)設(shè)計的首要問題。首
- 關(guān)鍵字： FPGA 架構(gòu)設(shè)計 SOPC
基于DDS的頻譜分析儀設(shè)計
- 1 引言 直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點。在此，設(shè)計了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測信號與本征頻率混頻，實現(xiàn)信號的頻譜分析。 2 系統(tǒng)設(shè)計 圖1給出系統(tǒng)設(shè)計框圖，主要由本機振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產(chǎn)生正弦掃頻輸出信號，然后經(jīng)濾波、程控放大得到穩(wěn)定輸出，與經(jīng)放大處理的被測信號混頻，再經(jīng)放
- 關(guān)鍵字： DDS FPGA AD985l
基于FPGA的簡易頻譜分析儀
- 1 引言 目前，由于頻譜分析儀價格昂貴，高等院校只是少數(shù)實驗室配有頻譜儀。但電子信息類教學(xué)，如果沒有頻譜儀輔助觀察，學(xué)生只能從書本中抽象理解信號特征，嚴重影響教學(xué)實驗效果。 針對這種現(xiàn)狀提出一種基于FPGA的簡易頻譜分析儀設(shè)計方案，其優(yōu)點是成本低，性能指標(biāo)滿足教學(xué)實驗所要求的檢測信號范圍。 2 設(shè)計方案 圖1為系統(tǒng)設(shè)計總體框圖。該系統(tǒng)采用C8051系列單片機中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數(shù)字信號算法處理單元。系統(tǒng)設(shè)計
- 關(guān)鍵字： FPGA 頻譜分析儀 AD603
基于NIOS II的頻譜分析儀的設(shè)計與研制
- 頻譜分析儀是微電子測量領(lǐng)域中最基礎(chǔ)、最重要的測量儀器之一，是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實現(xiàn)一直是該領(lǐng)域的研究熱點[1]?，F(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信號處理理論的頻譜分析儀，信號經(jīng)過前置預(yù)處理、抗混疊濾波、A/D變換、數(shù)字頻譜分析等環(huán)節(jié)而得到信號中的頻率分量， 達到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。 本設(shè)計完全利用FPGA實現(xiàn)FFT，在FPGA上實現(xiàn)整個系統(tǒng)構(gòu)建。其中CPU選用Altera公司的Nios II軟核處理器進行開發(fā), 硬件平臺關(guān)鍵模塊使
- 關(guān)鍵字： NIOS II 頻譜分析儀 FPGA
Imagination 將舉辦高峰論壇，展示最新 64 位處理器
- Imagination Technologies 將于 2014 年 11 月 12 日(深圳)、11 月 14 日(上海)舉辦 Imagination 高峰論壇，針對網(wǎng)絡(luò)通信、視頻、圖形、顯示、數(shù)字信號處理(DSP)、嵌入式系統(tǒng)、系統(tǒng)級芯片(SoC)等尖端技術(shù)，邀請合作伙伴和各界專家就技術(shù)應(yīng)用市場的發(fā)展發(fā)表專題演講。此高峰論壇為免費活動，歡迎 SoC 硬件或軟件設(shè)計和管理人員以及感興趣人士在線報名。 Imagination 將在高峰論壇發(fā)表最新 64 位處理器，推出設(shè)計最新穎的解決方案，展示
- 關(guān)鍵字： Imagination DSP SoC
基于SPWM控制全數(shù)字單相變頻器的設(shè)計及實現(xiàn)
- 本文介紹了基于DSPTMS320LF2407A并使用SPWM控制技術(shù)的全數(shù)字單相變頻器的設(shè)計及實現(xiàn)方法，最后給出了實驗波形。 常見的AC/DC/AC變頻器，是對輸出部分進行變頻、變壓調(diào)節(jié)，而且在多種逆變控制技術(shù)中，應(yīng)用最廣泛的一種逆變控制技術(shù)是正弦脈寬調(diào)制(SPWM)技術(shù)。在變頻調(diào)速系統(tǒng)中，應(yīng)用DSP作為控制芯片以實現(xiàn)數(shù)字化控制，它既提高了系統(tǒng)可靠性，又使系統(tǒng)的控制精度高、實時性強、硬件簡單、軟件編程容易，是變頻調(diào)速系統(tǒng)中最有發(fā)展前景的研究方向之一。 TMS320LF2407A芯片簡介
- 關(guān)鍵字： SPWM 變頻器 DSP
一款基于DSP的三相SPWM變頻電源電路的設(shè)計
- 引言 變頻電源作為電源系統(tǒng)的重要組成部分，其性能的優(yōu)劣直接關(guān)系到整個系統(tǒng)的安全和可靠性指標(biāo)?，F(xiàn)代變頻電源以低功耗、高效率、電路簡潔等顯著優(yōu)點而備受青睞。變頻電源的整個電路由交流-直流-交流-濾波等部分構(gòu)成，輸出電壓和電流波形均為純正的正弦波，且頻率和幅度在一定范圍內(nèi)可調(diào)。 本文實現(xiàn)了基于TMS320F28335的變頻電源數(shù)字控制系統(tǒng)的設(shè)計，通過有效利用TMS320F28335豐富的片上硬件資源，實現(xiàn)了SPWM的不規(guī)則采樣，并采用PID算法使系統(tǒng)產(chǎn)生高品質(zhì)的正弦波，具有運算速度快、精度高、靈
- 關(guān)鍵字： DSP SPWM PID
基于FPGA的SPWM變頻系統(tǒng)設(shè)計與實現(xiàn)
- 由于脈寬調(diào)制技術(shù)是通過調(diào)整輸出脈沖的頻率及占空比來實現(xiàn)輸出電壓的變壓變頻效果，所以在電機調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應(yīng)用。 而電磁法作為一種地球物理探測的有效方法，已經(jīng)廣泛地應(yīng)用于礦藏勘探、地質(zhì)災(zāi)害預(yù)測等領(lǐng)域。電磁法儀一般包括發(fā)射機和接收機兩大部分。現(xiàn)階段，電磁法儀器的發(fā)射機部分一般直接采用等寬PWM技術(shù)，其電流諧波畸變率較大，電壓利用率不高，效率很低。 本文利用FPGA技術(shù)，根據(jù)SPWM自然采樣法原理，設(shè)計了應(yīng)用于電磁法儀的發(fā)射機的SPWM系統(tǒng)。該系統(tǒng)應(yīng)用到現(xiàn)有的電磁法儀器中，
- 關(guān)鍵字： FPGA SPWM Matlab
基于SOPC的SPWM脈沖發(fā)生器的實現(xiàn)
- 隨著電力電子開關(guān)器件及技術(shù)的不斷發(fā)展，SPWM(正弦波脈寬調(diào)制)技術(shù)在逆變控制領(lǐng)域得到廣泛應(yīng)用。傳統(tǒng)的SPWM驅(qū)動芯片速度慢、不夠靈活，存在著電路設(shè)計復(fù)雜、體積大、抗干擾能力差、設(shè)計周期長等缺點，對于許多有特殊要求的場合，由專用芯片很難滿足實際的要求，因此，本文采用Altera公司的EP2C35F672C8N開發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術(shù)將微處理器和SP-WM波形電路整合到一塊FPGA器件當(dāng)中?？删幊痰钠舷到y(tǒng)SOPC(System 0n Programmable Ch
- 關(guān)鍵字： SOPC SPWM FPGA
DSP控制SPWM全橋逆變器直流偏磁的研究
- 摘要：提出了一種基于DSP的消除SPWM全橋逆變器直流偏磁問題的控制方案，采用TI公司的DSP芯片TMS320F240來實現(xiàn)。在一臺400Hz6kW樣機上進行了實驗，實驗結(jié)果表明該方案能較好地解決全橋逆變器中的直流偏磁問題。 關(guān)鍵詞：全橋逆變器;直流偏磁;正弦波脈寬調(diào)制 1 引言 近年來，SPWM逆變器已經(jīng)在許多交流電能調(diào)節(jié)系統(tǒng)中得到廣泛應(yīng)用，相對于半橋而言，全橋逆變器的開關(guān)電流減小了一半，因而更適合于大功率場合。在SPWM全橋逆變器中，為實現(xiàn)輸入輸出之間的電氣隔離和得到合適的輸出電
- 關(guān)鍵字： DSP SPWM 全橋逆變器
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473