在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    

    <address id="vxupu"><td id="vxupu"></td></address>
      <pre id="vxupu"><small id="vxupu"></small></pre>

      <dfn id="vxupu"></dfn>
      <div id="vxupu"><small id="vxupu"></small></div>
      3. 


      
	
  	
      
	
      
		首頁　 
		資訊　 
		商機 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
      




      
	EEPW首頁 >> 
	主題列表 >> 
	dds+pll
      

      
	
      
    	
      
    	  	
      
              	
                                
      
                  

                                
      
                    
      基于FPGA的并行多通道激勵信號產(chǎn)生模塊
      
                                                            
        
                    	
      • 引言并行測試的實現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實現(xiàn)并行測試，關(guān)鍵是對測試任務(wù)的分...
        • 
                    	                        
      • 關(guān)鍵字：
                        FPGA  NiosII  FIFO  DDS  多通道激勵信號                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      基于MXT8051的太陽能可調(diào)逆變電源
      
                                                            
                                        
        
                    	
      • 隨國家節(jié)能環(huán)保推行政策的出臺以及太陽能開發(fā)技術(shù)的不斷完善，太陽能作為一種綠色的能源逐漸為工業(yè)和家庭所用;但如今外設(shè)工作復(fù)雜多變，對電源(特別是交流電源)的要求越來越嚴峻,本設(shè)計針對這一瓶頸提供了一套控制系統(tǒng)，可以有效解決多種環(huán)境下的用電?；贛XT8051的太陽能可調(diào)逆變電源采用MXT8051做微控制器控制，12864液晶顯示，鍵盤輸入，正弦波頻率、相位及幅值的調(diào)制;再由放過充模塊控制太陽能板的充電儲能輸出;正弦波輸出調(diào)節(jié)模塊由DDS芯片AD98508集成模塊產(chǎn)生可調(diào)節(jié)波形，再由高頻放大模塊放大輸出。整個
        • 
                    	                        
      • 關(guān)鍵字：
                        時代民芯  MXT8051  DDS  AD9850                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      基于單片機的頻率特性測試儀設(shè)計
      
                                                            
                                        
        
                    	
      • 本文介紹了基于DDS技術(shù)的頻率特性測試儀的設(shè)計方法。在設(shè)計中掃頻信號源采用DDS芯片AD9851實現(xiàn)，以單片機AT89C52為控制核心，控制整個系統(tǒng)協(xié)調(diào)工作并實時對所測數(shù)據(jù)進行處理， LCD顯示幅頻特性和相頻特性曲線，實現(xiàn)了系統(tǒng)的小型化和全數(shù)字化。
        • 
                    	                        
      • 關(guān)鍵字：
                        單片機  測試儀  DDS  幅頻特性  相頻特性  201006                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      PLL-VCO設(shè)計及制作
      
                                                            
        
                    	
      • 在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號產(chǎn)生器的情形也被稱為頻率合成器。
        此一PLL-VCO電路的設(shè)計規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10
        • 
                    	                        
      • 關(guān)鍵字：
                        PLL-VCO                            
        • 
                   	
      
                    
      
                
      
                                
      
                    
      PLL電路設(shè)計原理及制作
      
                                                            
        
                    	
      • 在通信機等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。

        無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法
        • 
                    	                        
      • 關(guān)鍵字：
                        PLL  電路設(shè)計  原理                            
        • 
                   	
      
                    
      
                
      
                                
      
                    
      與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路
      
                                                            
                                        
        
                    	
      • 電路的功能如果要求振蕩頻率準(zhǔn)確、穩(wěn)定度好，采用石英晶體振蕩器作本振的PLL合成振蕩電路是比較合適的。但本電路采用了C-MOS型的PLL IC（4046），VCO輸出為方波，能以1KHZ為一級在1KHZ~399KHZ范圍內(nèi)連續(xù)變化。全部采
        • 
                    	                        
      • 關(guān)鍵字：
                        PLL  合成  振蕩  電路  399KHZ  穩(wěn)定  晶體  振蕩器  等效  頻率                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      采用PLL（鎖相環(huán)）IC的頻率N（1~10）倍增電路
      
                                                            
        
                    	
      • 電路的功能很多電路都要求把頻率準(zhǔn)確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內(nèi)插10個脈沖，可變成10KHZ的脈沖信號。在VCO中，即使主振頻率發(fā)生變化，也能獲得跟蹤主振
        • 
                    	                        
      • 關(guān)鍵字：
                        PLL  10  IC的  鎖相環(huán)                            
        • 
                   	
      
                    
      
                
      
                                
      
                    
      ADI 發(fā)布針對RF設(shè)計的新版PLL頻率合成器設(shè)計軟件
      
                                                            
        
                    	
      • 　　ADI全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商，和提供覆蓋整個 RF 信號鏈的 RF IC 功能模塊的全球領(lǐng)導(dǎo)者，最近宣布發(fā)布 ADIsimPLL(TM) 3.3版 ( http://www.analog.com/adisimpll )，這是其大獲成功的鎖相環(huán) (PLL) 電路設(shè)計和評估工具的最新版本。ADIsimPLL 3.3版 ( http://www.analog.com/adisimpll ) 可協(xié)助用戶對采用 ADI PLL 頻率合成器 ( http://www.analog.com/zh/p
        • 
                    	                        
      • 關(guān)鍵字：
                        ADI  PLL  頻率合成器                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      Hittite PLL以質(zhì)取勝
      
                                                            
                                        
        
                    	
      • 　　頻率源可以說是一個通信系統(tǒng)的心臟，心臟的好壞很大程度上決定著一個機體的健康狀況，而鎖相環(huán)又是頻率源的主要組成部分，因此性能優(yōu)異的鎖相環(huán)芯片對于通信系統(tǒng)來說是非常重要的。
　　鎖相環(huán)的相位噪聲對電子設(shè)備和電子系統(tǒng)的性能影響很大。從頻域看它分布在載波信號兩旁按冪律譜分布，無論做發(fā)射激勵信號，還是接收機本振信號以及各種頻率基準(zhǔn)時，這些相位噪聲將在解調(diào)過程中都會和信號一樣出現(xiàn)在解調(diào)終端，引起基帶信噪比下降，誤碼率增加。
　　低相噪Hittite鎖相環(huán)產(chǎn)品分為集成VCO和沒有集成VCO兩種。集成VCO的PL
        • 
                    	                        
      • 關(guān)鍵字：
                        世強電訊   PLL  基站類鎖相環(huán)                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      一種基于DDS技術(shù)的信號發(fā)生器研究與實現(xiàn)
      
                                                            
        
                    	
      • 首先闡述了DDS技術(shù)的基本原理，在此基礎(chǔ)上，實現(xiàn)了一種采用單片機AT89S52控制AD9850芯片的任意信號發(fā)生器系統(tǒng)。理論研究和實驗結(jié)果表明，該系統(tǒng)可產(chǎn)生頻率和幅值均可調(diào)的正弦波、三角波和方波，且頻帶寬、精度高、穩(wěn)定性好。
        • 
                    	                        
      • 關(guān)鍵字：
                        DDS  信號發(fā)生器                            
        • 
                   	
      
                    
      
                
      
                                
      
                    
      基于DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn)
      
                                                            
                                        
        
                    	
      • 基于DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn),摘要：結(jié)合DDS+PLL技術(shù)，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統(tǒng)中高性能頻率合成器的設(shè)計與實現(xiàn)。詳細介紹系統(tǒng)中核心芯片的性能、結(jié)構(gòu)及使用方法，并運用ADS和ADISimPLL軟件對設(shè)計方案進行
        • 
                    	                        
      • 關(guān)鍵字：
                        合成器  設(shè)計  實現(xiàn)  頻率  高性能  DDS  PLL  基于                          
        • 
                   	
      
                    
      
                
      
                                
      
                    
      DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn)
      
                                                            
                                        
        
                    	
      • DDS+PLL高性能頻率合成器的設(shè)計與實現(xiàn),摘要：結(jié)合DDS+PLL技術(shù)，采用DDS芯片AD9851和集成鎖相芯片ADF4113完成了GSM 1 800 MHz系統(tǒng)中高性能頻率合成器的設(shè)計與實現(xiàn)。詳細介紹系統(tǒng)中核心芯片的性能、結(jié)構(gòu)及使用方法，并運用ADS和ADISimPLL軟件對設(shè)計方案進行
        • 
                    	                        
      • 關(guān)鍵字：
                        設(shè)計  實現(xiàn)  合成器  頻率  PLL  高性能  DDS                          
        • 
                   	
      
                    
      
                
      
                                
                                
      
                    
      基于FPGA的DDS設(shè)計
      
                                                            
        
                    	
      • 摘要：利用現(xiàn)場可編程門陣列(FPGA)設(shè)計并實現(xiàn)直接數(shù)字頻率合成器(DDS)。結(jié)合DDS的結(jié)構(gòu)和原理，給出系統(tǒng)設(shè)計方法，并推導(dǎo)得到參考頻率與輸出頻率間的關(guān)系。DDS具有高穩(wěn)定度，高分辨率和高轉(zhuǎn)換速度，同時利用Ahera公司
        • 
                    	                        
      • 關(guān)鍵字：
                        FPGA  DDS                            
        • 
                   	
      
                    
      
                
      
                                
      
                    
      基于PLL和TDA7010T的無線收發(fā)系統(tǒng)設(shè)計
      
                                                            
                                        
        
                    	
      • 摘要：設(shè)計一種基于PLL和TDA7010T的無線收發(fā)系統(tǒng)。該系統(tǒng)由發(fā)射電路、接收電路和控制電路3部分組成。發(fā)射電路采用FM和FSK調(diào)制方式，用鎖相環(huán)(PLL)穩(wěn)定栽渡頻率，實現(xiàn)模擬語音信號和英文短信的發(fā)射。接收電路以TDA701
        • 
                    	                        
      • 關(guān)鍵字：
                        系統(tǒng)  設(shè)計  收發(fā)  無線  PLL  TDA7010T  基于                          
        • 
                   	
      
                    
      
                
      
                                                

                
      
	                
      
		                	
      
	
      
	共391條
	19/27		|‹
			«
																																																																																																																																																																																														17																18																19																20																21																22																23																24																25																26																		»
			›|
		
	
      
		                
      
	               	
      
                
      
        	
      
            
      
        
      
	
      
	
      
  		
      
    		
      
      			
      
          			
      dds+pll介紹
      
      			
      
		      	
      
		      			      			      	您好，目前還沒有人創(chuàng)建詞條dds+pll!
       
		      	歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。    創(chuàng)建詞條
		      			      	
      
    		
      
  		
      
  		  		  		
  		  		  		
  		  		  		
  		  		            
        		  		
      
    		
      
      			
      
        			
      熱門主題
      
      			
      
      			
      
       	          						樹莓派   
					linux   
      			
      
    		
      
  		
      
		
      
	
      
	
      

      

      
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機EEPW
        		
      
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
      
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
      
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473