cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

采用FPGA的圖像采集卡的設(shè)計(jì)

　　現(xiàn)代化生產(chǎn)和科學(xué)研究對(duì)視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡(jiǎn)單、采用分立元件、電路非常復(fù)雜；而且可靠性差、不易調(diào)試、不能很好地滿足特殊要求。FPGA(現(xiàn)場(chǎng)可編程門陣列)是專用集成電路中集成度最高的一種，用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I／O模塊重新配置，以實(shí)現(xiàn)用戶所需邏輯功能。用戶對(duì)FPGA的編程數(shù)據(jù)放入芯片，通過(guò)上電加載到FPGA中，對(duì)其進(jìn)行初始化；也可在線對(duì)其編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)?；贔PGA技術(shù)的圖像采集主要是通過(guò)集成的FPGA開(kāi)發(fā)板，使用軟件編程把圖像的采集控制程
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 圖像采集卡嵌入式

利用Virtex-5 FPGA降低功耗

在本文中，我將分析功耗降低所帶來(lái)的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不會(huì)在性能上有任何折扣。
關(guān)鍵字： Virtex FPGA 低功耗

基于FPGA的OQPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

根據(jù)軟件無(wú)線電的思想，以FPGA器件為核心實(shí)現(xiàn)了OQPSK的解調(diào)，大部分功能由FPGA內(nèi)部資源來(lái)實(shí)現(xiàn)。
關(guān)鍵字： OQPSK FPGA 解調(diào)器

基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

引言　　分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 1 整數(shù)分頻器的設(shè)計(jì) 1.1 偶數(shù)倍分頻　　偶數(shù)分頻器的實(shí)現(xiàn)非常簡(jiǎn)單，通過(guò)計(jì)數(shù)器計(jì)數(shù)就完全可以實(shí)現(xiàn)。如進(jìn)行N倍偶數(shù)分頻，就可以通過(guò)由待
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 嵌入式

基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)的設(shè)計(jì)

本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)，由于采用了FPGA技術(shù)，使得系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，可靠性高。
關(guān)鍵字： FPGA 以太網(wǎng) 視頻廣播接收系統(tǒng)

基于FPGA系統(tǒng)易測(cè)試性的研究

引言　　現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I／O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPG
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 測(cè)試測(cè)量 FPGA 測(cè)試測(cè)量

如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
關(guān)鍵字： FPGA 協(xié)處理器算法

基于FPGA的UARTl6550的設(shè)計(jì)

1 引言　　UART(Universal Asynchronous Receiver/Transmitter，通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片，將由CPU傳送過(guò)來(lái)的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將系統(tǒng)外部來(lái)的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié)，供系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用。他可以在輸出的串行數(shù)據(jù)流中加人奇偶校驗(yàn)位和啟停標(biāo)記，并對(duì)從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗(yàn)以及刪除啟停標(biāo)記。常見(jiàn)UART主要有INS8250，PC16450和PCI6550，其中16550發(fā)送和接收都帶有16 B的FIFO
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA UARTl6550 嵌入式

用CPLD實(shí)現(xiàn)DSP2407A與S3C4480的通信

本設(shè)計(jì)以Xilinx公司的XC95108為例，通過(guò)在CPLD中開(kāi)辟2塊獨(dú)立的SRAM區(qū)域(各1字節(jié))來(lái)實(shí)現(xiàn)DSP2407A與S3C4480的并行通信。
關(guān)鍵字： S3C4480 2407A CPLD 2407

基于FPGA的可擴(kuò)展高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)

本文提出了基于FPGA實(shí)現(xiàn)傅里葉變換點(diǎn)數(shù)可靈活擴(kuò)展的流水線FFT處理器的結(jié)構(gòu)設(shè)計(jì)以及各功能模塊的算法實(shí)現(xiàn)
關(guān)鍵字： FPGA FFT 處理器

FPGA的DSP性能揭秘

“今天，F(xiàn)PGA越來(lái)越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來(lái)幾年會(huì)更加明顯。”美國(guó)調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會(huì)用FPGA做DSP？Xilinx中國(guó)區(qū)運(yùn)營(yíng)總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析：DSP表示數(shù)字信號(hào)處理器，也可以表示為數(shù)字信號(hào)處理—并不代表某一種芯片。實(shí)際上，數(shù)字信號(hào)處理
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

FPGA for DSP的精彩問(wèn)答

問(wèn)：現(xiàn)在DSP跟微處理器結(jié)合的情況比較多，實(shí)現(xiàn)DSP功能的FPGA是否也要和微處理器合作？答：現(xiàn)在90%以上的FPGA都運(yùn)用在處理器上，這也正是FPGA這方面的優(yōu)勢(shì)。你可以用FPGA的邏輯搭建一個(gè)軟處理器，也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此，可以很容易在FPGA上實(shí)現(xiàn)微處理器的性能。問(wèn)：FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP，為何還要專門開(kāi)發(fā)為DSP應(yīng)用的FGPA？答：首先，所有的FPGA都有乘法器，如果你可以拿這些乘法器做數(shù)字信號(hào)處理，但是不是最優(yōu)化的。例如，如果你選擇Xilinx Spartan的產(chǎn)品，你
關(guān)鍵字： 0706_A DSP FPGA 單片機(jī) 嵌入式系統(tǒng) 雜志_專題

基于CPLD的120MHz高速A／D采集卡的設(shè)計(jì)

介紹了一種基于復(fù)雜可編程邏輯器件（CPLD）的120MHz高速A／D采集卡的設(shè)計(jì)方法。
關(guān)鍵字： CPLD 120 MHz 采集

基于CPLD的CCD相機(jī)圖像信號(hào)模擬器的設(shè)計(jì)

1 引言　　多年來(lái)CCD 器件以體積小、重量輕、功耗小、工作電壓低和抗燒毀等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)范圍、靈敏度、實(shí)時(shí)傳輸、自掃描等特性，廣泛地應(yīng)用于攝像器材、氣象、航天航空、軍事、醫(yī)療以及工業(yè)檢測(cè)等眾多領(lǐng)域。　　在對(duì)某多通道高速CCD相機(jī)輸出圖像信號(hào)的采集系統(tǒng)設(shè)計(jì)過(guò)程當(dāng)中，我們需要對(duì)此系統(tǒng)在正式使用之前進(jìn)行調(diào)試，來(lái)測(cè)試它能否正常工作。本文利用CPLD和LVDS嚴(yán)格對(duì)CCD相機(jī)的輸出接口進(jìn)行了模擬，并且以LVDS方式輸出圖像信號(hào)。 &n
關(guān)鍵字： CCD相機(jī) CPLD 單片機(jī) 嵌入式系統(tǒng) 信號(hào)模擬器