cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

基于MCU+CPLD的新型光柵數(shù)顯系統(tǒng)設(shè)計(jì)

　　1 引言　　光柵數(shù)顯系統(tǒng)主要用于普通機(jī)床，可直接顯示機(jī)床加工的長(zhǎng)度值，有助于提高加工精度和效率。目前國(guó)內(nèi)市場(chǎng)上的光柵數(shù)顯系統(tǒng)大多采用國(guó)外集成電路實(shí)現(xiàn)，研發(fā)成本高，且不便于操作人員使用。針對(duì)這種狀況，研發(fā)了基于MCU+CPLD的新型光柵數(shù)顯系統(tǒng)。該系統(tǒng)具有計(jì)數(shù)精度高、成本低、操作方便以及升級(jí)快等特點(diǎn)，能夠處理高達(dá)5 MHz／s的正交脈沖，并在掉電時(shí)有效存儲(chǔ)當(dāng)前長(zhǎng)度值，其數(shù)碼管可顯示關(guān)鍵的長(zhǎng)度值，點(diǎn)陣式液晶屏還可顯示相關(guān)的提示信息。　　2 系統(tǒng)工作原理　　利用CPLD實(shí)現(xiàn)正交脈沖處理邏輯電路，
關(guān)鍵字： MCU CPLD 光柵數(shù)顯正交脈沖

華禹公司在P1200便攜式手持機(jī)中選用MAX IIZ CPLD

　　Altera宣布，深圳市華禹高科技有限公司在其新的P1200便攜式手持機(jī)中選用了MAX IIZ CPLD。之所以選用Altera MAX IIZ CPLD，是因?yàn)樗坏梢匝杆侔踩貙?shí)現(xiàn)新特性和功能，而且還具有最低的功耗和最小的電路板面積，該器件管理P1200便攜式手持機(jī)中的多個(gè)接口，包括射頻識(shí)別(RFID)讀卡器、紅外數(shù)據(jù)協(xié)會(huì)(IRDA)傳感器、藍(lán)牙接口以及LED控制端口等。該P(yáng)1200便攜式手持機(jī)已于5月1日正式在杭州公交自行車項(xiàng)目中使用，并將會(huì)在8月應(yīng)用于北京奧運(yùn)的身份識(shí)別，物流領(lǐng)域以及公交等小
關(guān)鍵字： Altera CPLD 華禹手持機(jī)

基于FPGA的多路數(shù)字量采集模塊設(shè)計(jì)

　　1 引言　　測(cè)控系統(tǒng)常常需要處理所采集到的各種數(shù)字量信號(hào)。通常測(cè)控系統(tǒng)采用通用MCU完成系統(tǒng)任務(wù)。但當(dāng)系統(tǒng)中采集信號(hào)量較多時(shí)，僅依靠MCU則難以完成系統(tǒng)任務(wù)。針對(duì)這一問題，提出一種基于FPGA技術(shù)的多路數(shù)字量采集模塊。利用FPGA的I／O端口數(shù)多且可編程設(shè)置的特點(diǎn)，配以VHDL編寫的FPGA內(nèi)部邏輯，實(shí)現(xiàn)采集多路數(shù)字量信號(hào)。　　2 模塊設(shè)計(jì)方案　　2.1 功能要求　　該數(shù)字量采集模塊主要功能是采集輸入的36路數(shù)字及脈沖信號(hào)，并將編幀后的信號(hào)數(shù)據(jù)上傳給上位機(jī)，上位機(jī)經(jīng)解包處理后顯示信號(hào)相
關(guān)鍵字： FPGA 數(shù)字量采集測(cè)控 USB單片機(jī) MCU FIFO

基于FPGA的FFT處理器設(shè)計(jì)

　　1 引言　　隨著數(shù)字技術(shù)的快速發(fā)展，數(shù)字信號(hào)處理已深入到條個(gè)領(lǐng)域。在數(shù)字信號(hào)處理中，許多算法如相關(guān)、濾波、譜估計(jì)、卷積等都可通過轉(zhuǎn)化為離散傅立葉變換(DFT)實(shí)現(xiàn)，從而為離散信號(hào)分析從理論上提供了變換工具。但DFT計(jì)算量大，實(shí)現(xiàn)困難?？焖俑盗⑷~(FFT)的提出，大大減少了計(jì)算量，從根本上改變了傅立葉變換的地位，成為數(shù)字信號(hào)處理中的核心技術(shù)之一，廣泛應(yīng)用于雷達(dá)、觀測(cè)、跟蹤、高速圖像處理、保密無線通信和數(shù)字通信等領(lǐng)域。　　目前，硬件實(shí)現(xiàn)FFT算法的方案主要有：通用數(shù)字信號(hào)處理器(DSP)、FFT專
關(guān)鍵字： FPGA FFT 處理器 DFT DSP

基于FPGA和ADSP的數(shù)字波束形成技術(shù)的工程實(shí)現(xiàn)

　　數(shù)字波束形成技術(shù)充分利用陣列天線所獲取的空間信息，通過信號(hào)處理技術(shù)使波束獲得超分辨率和低副瓣的性能，實(shí)現(xiàn)了波束的掃描、目標(biāo)的跟蹤以及空間干擾信號(hào)的零陷，因而數(shù)字波束形成技術(shù)在雷達(dá)信號(hào)處理、通信信號(hào)處理以及電子對(duì)抗系統(tǒng)中得到了廣泛的應(yīng)用。數(shù)字波束形成是把陣列天線輸出的信號(hào)進(jìn)行AD采樣數(shù)字化后送到數(shù)字波束形成器的處理單元，完成對(duì)各路信號(hào)的復(fù)加權(quán)處理，形成所需的波束信號(hào)。只要信號(hào)處理的速度足夠快，就可以產(chǎn)生不同指向的波束。由于數(shù)字波束形成一般是通過DSP或FPGA用軟件實(shí)現(xiàn)的，所以具有很高的靈活性和可擴(kuò)展性
關(guān)鍵字： FPGA ADSP 數(shù)字波束信號(hào)處理

基于FPGA的中高頻感應(yīng)電爐控制電路設(shè)計(jì)方案

　　1 引言　　中高頻感應(yīng)爐是利用電磁感應(yīng)原理加熱和溶化金屬的，這種方式是一種較理想的加熱工藝，已經(jīng)廣泛應(yīng)用于金屬熔煉、焊接、表面淬火等加工和熱處理過程。中高頻電爐的負(fù)載是由感應(yīng)圈和被加熱的金屬工件組成，為了降低無功功率，需要用串聯(lián)或并聯(lián)電容的方式來補(bǔ)償無功功率，使整個(gè)電路中形成中高頻的LC振蕩。維持這樣較恒定的頻率振蕩，金屬內(nèi)部將形成渦流而發(fā)熱，從而達(dá)到加熱和熔化金屬的目的。傳統(tǒng)的控制電路主要采用分離元件的模數(shù)混合電路，控制精度低，容易產(chǎn)生噪聲問題。　　本文將提出一種基于FPGA片上可編程技術(shù)
關(guān)鍵字： FPGA 電爐控制電路電磁感應(yīng)

DSP和FPGA在大尺寸激光數(shù)控加工系統(tǒng)中的運(yùn)用

　　激光切割和雕刻以其精度高、視覺效果好等特性，被廣泛運(yùn)用于廣告業(yè)和航模制造業(yè)。在大尺寸激光加工系統(tǒng)的開發(fā)過程中，加工速度與加工精度是首先要解決的問題。解決速度問題的一般方法是在電機(jī)每次運(yùn)動(dòng)前、后設(shè)置加、減速區(qū)，但這會(huì)使加工數(shù)據(jù)總量成倍增加。除此之外，龐大的數(shù)據(jù)計(jì)算量也需要一個(gè)專門的高性能處理器來實(shí)現(xiàn)。　　FPGA(現(xiàn)場(chǎng)可編程門陣列)在并行信號(hào)處理方面具有極大的優(yōu)勢(shì)。本系統(tǒng)采用FPGA作為加工數(shù)據(jù)的執(zhí)行器件。這種解決方案突出的特點(diǎn)是讓運(yùn)動(dòng)控制的處理部分以獨(dú)立的、硬件性方式展開，增加系統(tǒng)的性能和可靠性，
關(guān)鍵字： DSP FPGA 數(shù)控加工激光加工

基于FPGA的迭代層析重建中的小數(shù)處理方法

基于FPGA的迭代層析重建中的小數(shù)處理方法,發(fā)射光譜層析(EST)技術(shù)是一種不干擾原待測(cè)場(chǎng)分布的測(cè)量診斷技術(shù)，他在熱物理量測(cè)試、等離子體診斷等方面顯示出了極大的優(yōu)越性，尤其是在場(chǎng)分布測(cè)量方面，幾乎是其他方法不可替代的，是測(cè)量三維流場(chǎng)內(nèi)部物理量分布的一種常用方法。

傳統(tǒng)的層析重建技術(shù)，通常是利用軟件編程在計(jì)算機(jī)上直接完成，這要花費(fèi)很長(zhǎng)的時(shí)間，無法滿足實(shí)時(shí)重建時(shí)對(duì)速度的要求，現(xiàn)在已有研究者開始著手研究在硬件(例如FPGA和DSP)上來實(shí)現(xiàn)層析重建技術(shù)，例如：在FPGA上實(shí)現(xiàn)ART算法。但
關(guān)鍵字：處理方法小數(shù) 重建 FPGA 基于

基于FPGA的數(shù)字電視信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的數(shù)字電視信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn),電視信號(hào)的數(shù)字化使得數(shù)字電視設(shè)備越來越受到廣大電子消費(fèi)者的青睞，如何選擇自己理想的數(shù)字電視產(chǎn)品，也成了消費(fèi)者關(guān)心的問題，評(píng)價(jià)、測(cè)試電視系統(tǒng)與設(shè)備運(yùn)行的質(zhì)量狀況成為廣播電視行業(yè)所關(guān)注的熱點(diǎn)。而數(shù)字電視信號(hào)發(fā)生器能提供可視的測(cè)試圖像信號(hào)，直觀、快捷的測(cè)試方法，因此，數(shù)字電視信號(hào)發(fā)生器成為目前電子設(shè)計(jì)的熱門研究課題，他在數(shù)字電視節(jié)目制作播出、科研、生產(chǎn)以及售后服務(wù)過程中起著不可或缺的作用。本文設(shè)計(jì)了一種基于FPGA的數(shù)字電視信號(hào)友生器，該信號(hào)發(fā)生器以一種單芯片多配置
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 信號(hào)發(fā)生器數(shù)字電視 FPGA 基于

基于FPGA設(shè)計(jì)航空電子系統(tǒng)

　　基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 核心的實(shí)施體現(xiàn)了先進(jìn)的現(xiàn)代航空電子設(shè)計(jì)方法。　　這項(xiàng)技術(shù)具有多種優(yōu)勢(shì),如廢棄組件管理、降低設(shè)計(jì)風(fēng)險(xiǎn)、提高集成度、減小體積、降低功耗和提高故障平均間隔時(shí)間(MTBF)等,吸引著用戶將原來的系統(tǒng)轉(zhuǎn)移到此項(xiàng)技術(shù)。MIL-STD-1553 的市場(chǎng)可能隨著這種趨勢(shì)而繁榮起來 ;事實(shí)上,某些客戶已經(jīng)覺得這項(xiàng)技術(shù)的實(shí)施有點(diǎn)姍姍來遲。　　MIL-STD-1553 核心帶來了多種好處,它代表著徹底告別了 ASIC 傳統(tǒng)。FPGA 中加入一項(xiàng)知識(shí)產(chǎn)權(quán)核心,就獲得了一種與眾不同
關(guān)鍵字： FPGA 航空電子 ASIC MIL-STD-1553

用PLD實(shí)現(xiàn)高可用性系統(tǒng)的熱插拔和加電順序保護(hù)

　　互聯(lián)網(wǎng)的繁榮和無線通訊及存儲(chǔ)行業(yè)的發(fā)展使得實(shí)時(shí)數(shù)據(jù)通訊量成指數(shù)級(jí)增長(zhǎng)。數(shù)據(jù)通訊量的急劇增加使系統(tǒng)可用性顯得更加關(guān)鍵，因?yàn)橄到y(tǒng)即使停一秒鐘也意味著將產(chǎn)生巨大的影響，并將減少運(yùn)營(yíng)商的收入。為了使系統(tǒng)的宕機(jī)時(shí)間為零，可以將系統(tǒng)設(shè)計(jì)成可熱插拔的形式。熱插拔是指系統(tǒng)在正常運(yùn)行時(shí)可以從背板上插入或取出電路板，而不會(huì)對(duì)主系統(tǒng)的正常工作產(chǎn)生影響。熱插拔也稱為熱切換(hot swap)或熱插入。　　快速發(fā)展的半導(dǎo)體工藝技術(shù)使支持熱插拔的設(shè)計(jì)更趨復(fù)雜，因?yàn)楣に嚦叽缭絹碓叫。琁C的工作電壓也越來越低，而且不同的I/O標(biāo)
關(guān)鍵字： PLD 熱插拔加電順序保護(hù) FPGA

XtremeData發(fā)售基于Altera Stratix III FPGA的Intel FSB模塊

　　Altera公司宣布，開始提供基于FPGA/Intel? Xeon?處理器的前端總線(FSB)模塊。采用了多片Altera? Stratix? III FPGA，并且使用Intel QuickAssist技術(shù)，XtremeData XD2000i In-Socket加速器(ISA)展示了1066 MHz協(xié)處理解決方案。 ? 　　XD2000i系列在目前市場(chǎng)上最小封裝中提供密度最大的Stratix III FPGA。模塊使用三片F(xiàn)PGA，一片用于基于Inte
關(guān)鍵字： FPGA XtremeData Intel FSB

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的USB2.0高速、低成本的虛擬邏輯分析儀的設(shè)計(jì)原理與實(shí)現(xiàn)方法。重點(diǎn)介紹了邏輯分析儀的觸發(fā)方式設(shè)計(jì)以及利用CP2102芯片構(gòu)建USB接口、實(shí)現(xiàn)系統(tǒng)與PC通信的方法。關(guān)鍵詞：虛擬邏輯分析儀；FPGA；觸發(fā)設(shè)計(jì)；USB2.0；CP2102 引言傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲(chǔ)、顯示等方面
關(guān)鍵字： FPGA USB2.0 虛擬邏輯分析儀數(shù)據(jù)采集 Altera

基于短時(shí)能量和短時(shí)過零率的VAD算法及其FPGA實(shí)現(xiàn)

　　語音激活檢測(cè)VAD（Voice Activity Detection）是一種通過特定的判決準(zhǔn)則判斷語音中出現(xiàn)的停頓和靜默間隔，檢測(cè)出有效語音部分的技術(shù)。運(yùn)用這種技術(shù)可以在確保語音質(zhì)量的前提下，對(duì)不同類別的語音段采用不同的比特?cái)?shù)進(jìn)行編碼，從而降低語音的編碼速率。由于在雙工移動(dòng)通信系統(tǒng)中，一方只有35％的時(shí)間處于激活狀態(tài)[1]，如何降低靜音期的編碼速率對(duì)于減少傳輸帶寬、功率以及容量具有積極的作用，因此VAD技術(shù)在語音通信領(lǐng)域具有重要的使用價(jià)值。隨著適合于變比特率語音編碼的CDMA和PRMA等多址技術(shù)的出現(xiàn)
關(guān)鍵字： FPGA VAD 短時(shí)能量短時(shí)過零率 FIFO 濾波器

Xilinx為低功耗Intel車載信息娛樂參考設(shè)計(jì)增加靈活的連接功能

　　賽靈思公司（Xilinx, Inc.）宣布推出一款集成了賽靈思汽車（XA）現(xiàn)場(chǎng)可編程門陣列（FPGA）和知識(shí)產(chǎn)權(quán)（IP）的解決方案。這一集成解決方案包括在針對(duì)汽車音響本體（head unit）應(yīng)用的低功耗Intel車載信息娛樂（IVI）參考設(shè)計(jì)中。該參考設(shè)計(jì)結(jié)合了XA解決方案與Intel® Atom™ 處理器，為系統(tǒng)開發(fā)人員在開發(fā)開放式汽車信息娛樂平臺(tái)時(shí)提供了更高級(jí)別的性能、可擴(kuò)展能力和靈活性。　　與消費(fèi)者在家庭和辦公室中的需求一樣，車載數(shù)字信息訪問和娛樂應(yīng)用的需求也在不斷增長(zhǎng)
關(guān)鍵字： Xilinx 低功耗 Intel 車載信息娛樂 FPGA