在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    <address id="qec3z"><var id="qec3z"><center id="qec3z"></center></var></address>

      <span id="qec3z"><code id="qec3z"></code></span>
    • <dfn id="qec3z"></dfn>
      <ruby id="qec3z"><thead id="qec3z"><noscript id="qec3z"></noscript></thead></ruby>
      <label id="qec3z"></label><dfn id="qec3z"><var id="qec3z"></var></dfn>
        首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> cpld/fpga

        AD9857在DVB-T調(diào)制器系統(tǒng)中的應用

        •   歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即:DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率,在時間擴散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號間干擾和碼間干擾。選擇DVB-T標準的國家除英國、法國、西班牙、瑞典等歐洲國家外,還有澳大利亞、新西蘭、新加坡、印度等國家和地區(qū)。   本文基于DVB-T標準設計并實現(xiàn)了一個COFDM調(diào)制器。設計中,使用了Alter
        • 關(guān)鍵字: FPGA  DVB-T  COFDM  變頻器  

        FSL總線IP核及其在MicoBlaze系統(tǒng)中的應用

        •   引 言   隨著半導體制造工藝的發(fā)展,以FPGA(現(xiàn)場可編程門陣列)為代表的新一代可編程邏輯器件(PLD)的邏輯資源密度不斷增加,使得可編程技術(shù)很自然地就與系統(tǒng)芯片集成技術(shù)(SoC)的結(jié)合日益緊密,并逐步成為可配置平臺技術(shù)(configurable platform)的主流。   目前,各主要PLD廠商基于FPGA的可配置平臺雖然大都采用“微處理器十可編程邏輯”的架構(gòu),但在開發(fā)基于FPGA的嵌入式系統(tǒng)時,卻采用了各自不同的方式來整合處理器系統(tǒng)與片上的其他邏輯資源(大多數(shù)以用
        • 關(guān)鍵字: IP核  FSL  MicoBlaze  FPGA  RISC  OPB  LMB  

        Altera Nios II嵌入式評估套件榮獲技術(shù)選擇獎

        •   Altera公司(NASDAQ: ALTR)今天宣布,Cyclone III版Nios® II嵌入式評估套件獲得兩項2008年度技術(shù)選擇獎——eg3.com的FPGA和工具類編輯選擇獎和讀者選擇獎。     技術(shù)選擇獎授予創(chuàng)新技術(shù)以及通過實踐努力幫助工程師應用這些新技術(shù)的公司。技術(shù)選擇獎涉及到關(guān)鍵技術(shù)領(lǐng)域,包括虛擬化技術(shù)、嵌入式處理器、嵌入式工具、FPGA和工具、無線和MicroTCA等。     Nios II嵌入式評估套件是功能豐富的低成
        • 關(guān)鍵字: Altera  Nios  FPGA  

        基于FPGA的PCB測試機硬件電路設計

        • 引言   PCB 光板測試機基本的測試原理是歐姆定律,其測試方法是將待測試點間加一定的測試電壓,用譯碼電路選中PCB 板上待測試的兩點,獲得兩點間電阻值對應的電壓信號,通過電壓比較電路,測試出兩點間的電阻或通斷情況。 重復以上步驟多次,即可實現(xiàn)對整個電路板的測試。   由于被測試的點數(shù)比較多, 一般測試機都在2048點以上,測試控制電路比較復雜,測試點的查找方法以及切換方法直接影響測試機的測試速度,本文研究了基于FPGA的硬件控制系統(tǒng)設計。   硬件控制系統(tǒng)   測試過程是在上位計算機的控制下,控
        • 關(guān)鍵字: FPGA  PCB  測試機  硬件電路  

        基于I2C總線的大型開關(guān)矩陣設計與實現(xiàn)

        •   1 引言   自動測試設備在軍事及工業(yè)領(lǐng)域的應用越來越廣泛,然而在電路單元尤其是電路板測試中,由于被測單元種類多,被測通道數(shù)量大,傳統(tǒng)的開關(guān)矩陣體積大、切換速度慢、電氣性能差。已不能滿足現(xiàn)代測試儀器高速、便攜的要求。本文介紹了一種采用USB接口,利用I2C總線傳輸數(shù)據(jù),由CPLD控制多路復用器件的大型開關(guān)矩陣結(jié)構(gòu),具有較高的切換速度及較好的電氣性能,并滿足了小型化的要求。   2 系統(tǒng)結(jié)構(gòu)及功能   開關(guān)矩陣主要實現(xiàn)自動測試設備與被測電路單元之間的信息交換,功能如下:   (1)將程控電源系統(tǒng)
        • 關(guān)鍵字: I2C  開關(guān)矩陣  CPLD  USB  自動測試  

        低頻數(shù)字相位(頻率)測量的CPLD實現(xiàn)

        •   在電子測量技術(shù)中,測頻測相是最基本的測量之一。相位測量儀是電子領(lǐng)域的常用儀器,當前測頻測相主要是運用等精度測頻、PLL鎖相環(huán)測相的方法。研究發(fā)現(xiàn),等精度測頻法具有在整個測頻范圍內(nèi)保持恒定的高精度的特點,但是該原理不能用于測量相位。PLL鎖相環(huán)測相可以實現(xiàn)等精度測相,但電路調(diào)試較復雜。因此,選擇直接測相法作為低頻測相儀的測試方法[1、2、3、4]。   設計的低頻測相儀,滿足以下的技術(shù)指標:a .頻率20-20KHz;b .輸入阻抗≥100KΩ;c.相位測量絕對誤差≤1度; d
        • 關(guān)鍵字: CPLD  電子測量  相位測量  單片機  EDA  

        基于CPLD的MIDI音樂播放器的設計

        • 摘要:本音樂播放器依據(jù)MIDI音樂基本原理,結(jié)合EDA技術(shù),采用ALTERA公司的可編程邏輯器件(CPLD)EPF10LC84-4作為控制核心而設計的。本文主要闡述了利用VHDL語言設計MIDI音樂發(fā)生器芯片,再配上必要的外圍電路,從而實現(xiàn)四首音樂選擇播放、并配有隨音樂節(jié)奏而閃爍變化的彩燈等功能的EDA應用系統(tǒng)。 關(guān)鍵字:EDA、CPLD、音樂播放器、VHDL語言 0? 引言 大規(guī)??删幊踢壿嬈骷﨏PLD和FPGA是當今應用最廣泛的兩類可編程邏輯器件,電子設計工程師利用它可以在辦公室或?qū)?/li>
        • 關(guān)鍵字: EDA  CPLD  音樂播放器  VHDL語言  

        基于FPGA和RTOS的嵌入式碼流分析設計方案

        •   針對傳統(tǒng)數(shù)字視頻廣播系統(tǒng)碼流分析儀價格昂貴、使用不方便的問題,本文提出一種性價比較好的補充設計方案,它以通用的FPGA和RTOS為基礎、基于嵌入式硬件平臺來實現(xiàn)碼流分析功能。文中還闡述了碼流采集、碼流分析和信息顯示等多項關(guān)鍵技術(shù)。   碼流分析儀可用作數(shù)字電視設備的調(diào)試工具,如檢測MPEG編碼器、復用器、調(diào)制解調(diào)器等設備的輸入輸出碼流是否符合MPEG-2/數(shù)字電視廣播(DVB)標準等。作為標準檢驗設備,碼流分析儀是整個數(shù)字電視系統(tǒng)的不可缺少的重要設備。實際使用中的數(shù)字電視集成系統(tǒng)是一項龐大、復
        • 關(guān)鍵字: 嵌入式  碼流分析  FPGA  RTOS  

        基于DSP的彩色TFT-LCD數(shù)字圖像顯示技術(shù)研究

        •   隨著計算機技術(shù)的飛速發(fā)展,嵌入式圖像系統(tǒng)廣泛應用于辦公設備、制造和流程設計、醫(yī)療、監(jiān)控、衛(wèi)生設備、交通運輸、通信、金融銀行系統(tǒng)和各種信息家電中。所謂嵌入式圖像系統(tǒng),指以圖像應用為中心,以計算機技術(shù)為基礎,軟件、硬件可裁減,對功能、可靠性、成本、體積、功耗等嚴格要求的專用計算機系統(tǒng)。嵌入式圖像系統(tǒng)對圖像顯示技術(shù)提出了各種嚴格要求,必須選擇合適的顯示器,設計出合理的顯示控制方法。   系統(tǒng)硬件設計   本系統(tǒng)要構(gòu)建一個嵌入式、高速、低功耗、低成本的圖像顯示硬件平臺,要求能真彩顯示靜態(tài)或動態(tài)彩色圖像。為
        • 關(guān)鍵字: DSP  TFT-LCD  數(shù)字圖像  顯示技術(shù)  嵌入式  CPLD  

        用FPGA實現(xiàn)多路PWM輸出的接口設計與仿真

        • 0 引言   在許多嵌入式系統(tǒng)的實際應用中,需要擴展FPGA(現(xiàn)場可編程門陣列)模塊,將CPU實現(xiàn)有困難或?qū)崿F(xiàn)效率低的部分用FPGA實現(xiàn),如數(shù)字信號處理、硬件數(shù)字濾波器、各種算法等,或者利用FPGA來擴展I/O接口,如實現(xiàn)多路PWM(脈寬調(diào)制)輸出、實現(xiàn)PCI接口擴展等。通過合理的系統(tǒng)軟硬件功能劃分,結(jié)合優(yōu)秀高效的FPGA設計,整個嵌入式系統(tǒng)的效率和功能可以得到最大限度的提高。   在電機控制等許多應用場合,需要產(chǎn)生多路頻率和脈沖寬度可調(diào)的PWM波形。本文用Altera公司FPGA產(chǎn)品開發(fā)工具Quar
        • 關(guān)鍵字: FPGA  邏輯仿真  PWM  

        NI推出新型可自定義的I/O模塊

        •   美國國家儀器有限公司(簡稱NI)推出4種用于PXI平臺的新型R系列?I/O模塊,這些模塊都配備了高性能的Xilinx?Virtex?-5現(xiàn)場可編程門陣列(FPGA)芯片。NI?PXI-7841R,?PXI-7842R,?PXI-7851R?和PXI-7852R模塊具有8個模擬輸入、8個模擬輸出和96個數(shù)字I/O通道,而且模擬輸入的速率比以前版本的R系列設備快3.5倍以上。這些新型模塊為工程師和科學家們提供了即時可用的硬件;不僅如此,這
        • 關(guān)鍵字: NI  I/O模塊  FPGA  LabVIEW  

        Altera發(fā)布業(yè)界首款40nmFPGA

        •   Altera公司近日發(fā)布了業(yè)界首款40nmFPGA(現(xiàn)場可編程門陣列)和HardCopyASIC(專用集成電路)。兩者都提供收發(fā)器,在密度、性能和低功耗上遙遙領(lǐng)先。   StratixIV系列有680K邏輯單元,比Altera的StratixIII系列高兩倍,是目前市場上密度最大的FPGA。器件滿足了眾多市場對各種高端應用的需求,例如無線和有線通信、廣播和ASIC原型開發(fā)等。
        • 關(guān)鍵字: Altera  40nm  FPGA  

        基于FPGA的PCB測試機硬件電路設計

        •   引言   PCB 光板測試機基本的測試原理是歐姆定律,其測試方法是將待測試點間加一定的測試電壓,用譯碼電路選中PCB 板上待測試的兩點,獲得兩點間電阻值對應的電壓信號,通過電壓比較電路,測試出兩點間的電阻或通斷情況。 重復以上步驟多次,即可實現(xiàn)對整個電路板的測試。   由于被測試的點數(shù)比較多, 一般測試機都在2048點以上,測試控制電路比較復雜,測試點的查找方法以及切換方法直接影響測試機的測試速度,本文研究了基于FPGA的硬件控制系統(tǒng)設計。   硬件控制系統(tǒng)   測試過程是在上位計算機的控制下
        • 關(guān)鍵字: FPGA  PCB  硬件電路  測試機  

        基于最佳接收的UART的設計與實現(xiàn)

        •   在嵌入式系統(tǒng)設計中常使用通用異步接收和發(fā)送器UART(Universal Asynchronous Receiver/Transmitter)實現(xiàn)系統(tǒng)控制信息或低速數(shù)據(jù)信息的傳輸,而UART所采用的奇偶校驗方式不具備前向糾錯能力,檢錯能力也有限,所以在設計UART時要盡可能提高其抗干擾能力,以加強系統(tǒng)的可靠性。   1 基于最佳接收的UART   目前UART中的接收器多采用如圖1所示的設計。           同步模塊
        • 關(guān)鍵字: UART  最佳接收  FPGA  同步模塊  邏輯優(yōu)化  

        用雙端口RAM實現(xiàn)與PCI總線接口的數(shù)據(jù)通訊

        •   采用雙端口RAM實現(xiàn)DSP與PCI總線芯片之間的數(shù)據(jù)交換接口電路。   提出了一種使用CPLD解決雙端口RAM地址譯碼和PCI接口芯片局部總線仲裁的的硬件設計方案,并給出了PCI總線接口芯片寄存器配置實例,介紹了軟件包WinDriver開發(fā)設備驅(qū)動程序的具體過程。   隨著計算機技術(shù)的不斷發(fā)展,為滿足外設間以及外設與主機間的高速數(shù)據(jù)傳輸,Intel公司于1991年提出了PCI總線概念。PCI總線是一種能為主CPU及外設提供高性能數(shù)據(jù)通訊的總線,其局部總線在33MHz總線時鐘、32位數(shù)據(jù)通路時,數(shù)據(jù)
        • 關(guān)鍵字: RAM  DSP  PCI總線  CPLD  數(shù)據(jù)通訊  
        共7010條 419/468 |‹ « 417 418 419 420 421 422 423 424 425 426 » ›|

        cpld/fpga介紹

        您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
        歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473