cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

加速FPGA系統(tǒng)實(shí)時(shí)調(diào)試技術(shù)

摘要：隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長(zhǎng)，在整個(gè)設(shè)計(jì)流程中的實(shí)時(shí)驗(yàn)證和調(diào)試部分成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)
關(guān)鍵字： FPGA 系統(tǒng) 實(shí)時(shí)調(diào)試

基于CPLD寬帶移動(dòng)通信系統(tǒng)數(shù)據(jù)幀的實(shí)現(xiàn)

摘　要：寬帶移動(dòng)通信系統(tǒng)的關(guān)鍵技術(shù)之一是自適應(yīng)調(diào)制，與窄帶移動(dòng)通信系統(tǒng)的調(diào)制方式完全不同，因而系統(tǒng)數(shù)據(jù)幀格式也隨之改變，針對(duì)采用時(shí)分雙工(TDD)工作方式的時(shí)分復(fù)分系統(tǒng)(TDMA)，利用CPLD(復(fù)雜可編程邏輯器件)技
關(guān)鍵字： CPLD 寬帶移動(dòng) 通信系統(tǒng) 數(shù)據(jù)

基于FPGA的UART設(shè)計(jì)

UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART的實(shí)現(xiàn)方法，具體描述了發(fā)送、接收等模塊的設(shè)計(jì)，恰當(dāng)使用了有限狀態(tài)機(jī)，實(shí)現(xiàn)了FPGA片上UART的設(shè)計(jì)，給出了仿真結(jié)果。
關(guān)鍵字： FPGA UART

RADX、Xilinx和ADI聯(lián)合演示可編程EdgeQAM技術(shù)方案

RADX? Technologies公司、賽靈思公司(納斯達(dá)克：XLNX)和 ADI公司(納斯達(dá)克：ADI)在2012年SCTE有線(xiàn)電視技術(shù)展會(huì)(SCTE Cable-Tec Expo)上聯(lián)合演示了業(yè)界最具擴(kuò)展性的EdgeQAM可編程解決方案。
關(guān)鍵字： RADX 賽靈思 ADI FPGA

了解LabVIEW FPGA和軟件設(shè)計(jì)射頻儀器的優(yōu)勢(shì)所在

概覽　　無(wú)線(xiàn)設(shè)備的數(shù)量、通信標(biāo)準(zhǔn)的多樣性，以及調(diào)制方案的復(fù)雜度，每一年都在不斷增加。而隨著每一代新技術(shù)的誕生，由于使用傳統(tǒng)技術(shù)測(cè)試無(wú)線(xiàn)設(shè)備，需要大量更復(fù)雜的測(cè)試設(shè)備，其成本也在不斷提高。　　使用虛擬(軟件)儀器與模塊化I/O相結(jié)合是一種最小化硬件成本并減少測(cè)試時(shí)間的方法。軟件設(shè)計(jì)儀器的新方法使得射頻測(cè)試工程師無(wú)需憑借自定義或特殊標(biāo)準(zhǔn)的儀器，就能以多個(gè)數(shù)量級(jí)的幅度減少測(cè)試時(shí)間。
關(guān)鍵字： NI 虛擬(軟件)儀器 LabVIEW FPGA vst

單片機(jī)+CPLD在電子設(shè)計(jì)中的應(yīng)用

自20世紀(jì)80年代單片機(jī)引入我國(guó)以來(lái)，學(xué)習(xí)和應(yīng)用單片機(jī)的熱潮始終不減，特別是MCS51系列。這是由單片機(jī)的特點(diǎn)決 ...
關(guān)鍵字：單片機(jī) CPLD 電子設(shè)計(jì) 結(jié)構(gòu)體系

FPGA與PCB板焊接的連接問(wèn)題分析

問(wèn)題描述：81%的電子系統(tǒng)中在使用FPGA，包括很多商用產(chǎn)品和國(guó)防產(chǎn)品，并且多數(shù)FPGA使用的是BGA封裝形式。BGA封裝形式的特點(diǎn)是焊接球小和焊接球的直徑小。當(dāng)FGPA被焊在PCB板上時(shí)，容易造成焊接連接失效。焊接連接失效
關(guān)鍵字： FPGA PCB 焊接分析

基于FPGA的24點(diǎn)離散傅里葉變換結(jié)構(gòu)設(shè)計(jì)

摘要基于Good—Thomas映射算法和ISE快速傅里葉變換IP核，設(shè)計(jì)了一種易于FPGA實(shí)現(xiàn)的24點(diǎn)離散傅里葉變換，所設(shè)計(jì)的24點(diǎn)DFT模塊采用流水線(xiàn)結(jié)構(gòu)，主要由3個(gè)8點(diǎn)FFT模塊和1個(gè)3點(diǎn)DFT模塊級(jí)聯(lián)而成，并且兩級(jí)運(yùn)算之間不
關(guān)鍵字： FPGA 離散傅里葉變換結(jié)構(gòu)設(shè)計(jì)

基于CPLD的無(wú)人機(jī)綜合無(wú)線(xiàn)電系統(tǒng)中擴(kuò)頻電路的設(shè)計(jì)

1 引言擴(kuò)展頻譜通信(簡(jiǎn)稱(chēng)擴(kuò)頻通信)與常規(guī)通信系統(tǒng)相比，具有較強(qiáng)的抗人為干擾、窄帶干擾和多徑干擾能力，和信息隱蔽、低空間無(wú)線(xiàn)電波“通量密度”以及多址保密通信等優(yōu)點(diǎn)。因此，其在軍事通信領(lǐng)域得到了廣
關(guān)鍵字： CPLD 無(wú)人機(jī) 擴(kuò)頻電路

基于FPGA的氣象雜波圖設(shè)計(jì)與實(shí)現(xiàn)

1 引言無(wú)論什么體制的雷達(dá)都會(huì)受到其工作環(huán)境中的噪聲和雜波的干擾，從噪聲和雜波中發(fā)現(xiàn)目標(biāo)是雷達(dá)信號(hào)處理的基本任務(wù)。在碧空如洗的天空，空中目標(biāo)檢測(cè)是最容易的，隨著氣象變化，會(huì)遇到云、雨、雪、冰雹等不同天氣
關(guān)鍵字： FPGA 雜波

基于FPGA的飛機(jī)電源參數(shù)測(cè)試設(shè)備設(shè)計(jì)

【摘要】根據(jù)某型飛機(jī)電源系統(tǒng)飛行試驗(yàn)需要，提出了一種基于FPGA 的飛機(jī)電源參數(shù)測(cè)試設(shè)備，用于采集測(cè)試飛機(jī)電源參數(shù)。傳感器采集電源參數(shù)，通過(guò)光纖傳輸?shù)綌?shù)據(jù)采集卡，經(jīng)過(guò)FPGA 數(shù)據(jù)處理后傳送到上位機(jī)，供用戶(hù)進(jìn)行
關(guān)鍵字： FPGA 飛機(jī) 電源參數(shù)測(cè)試

十字路口智能交通燈控制系統(tǒng)的FPGA實(shí)現(xiàn)

摘要針對(duì)現(xiàn)實(shí)中越來(lái)越嚴(yán)重的城市交通擁堵現(xiàn)象，提出了一種城市十字路口交通信號(hào)燈控制與FPGA實(shí)現(xiàn)的新方法。解決了各車(chē)道車(chē)流量不均衡所造成的十字路口交通資源浪費(fèi)問(wèn)題，設(shè)計(jì)的智能交通控制系統(tǒng)利用對(duì)相向車(chē)道采用不
關(guān)鍵字：實(shí)現(xiàn) FPGA 控制系統(tǒng) 智能交通十字路口

基于CPLD及DDS的正交信號(hào)源濾波器的設(shè)計(jì)

1 引言由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器，以單片機(jī)和CPLD為核心，輔以必要的模擬和數(shù)字
關(guān)鍵字： CPLD DDS 信號(hào)源濾波器

基于FPGA的CCD數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

1引言隨著數(shù)字技術(shù)的進(jìn)步與發(fā)展，對(duì)于數(shù)據(jù)傳輸?shù)母咚俾市院蜁r(shí)實(shí)性提出了很高的要求，IEEE1394協(xié)議的出現(xiàn)，很好地解決了該問(wèn)題。IEEE1394又名FIReWire，是一種高速串行總線(xiàn)，已經(jīng)發(fā)展了IEEE1394b提供最高達(dá)3.2 Gb/s的
關(guān)鍵字： FPGA CCD 數(shù)據(jù)采集系統(tǒng)

基于FPGA的逆變控制系統(tǒng)的研究

在研究Delta變換型UPS拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上，通過(guò)改進(jìn)逆變器的控制方法，提出了一種基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的SPWM控制器實(shí)現(xiàn)方案。該控制器具有載波、調(diào)制波的頻率和幅度均可在線(xiàn)調(diào)節(jié)，死區(qū)時(shí)間可預(yù)置，并具有閉環(huán)調(diào)節(jié)功能等特點(diǎn)。整個(gè)電路通過(guò)FPGA芯片實(shí)現(xiàn)，采用硬件描述語(yǔ)言(VHDL)與原理圖輸入相結(jié)合的方法，完成了整個(gè)功能模塊的設(shè)計(jì)，使得控制系統(tǒng)更加簡(jiǎn)單可靠。對(duì)所設(shè)計(jì)的控制器進(jìn)行了功能和時(shí)序仿真，仿真結(jié)果驗(yàn)證了設(shè)計(jì)的正確性和可行性。
關(guān)鍵字： FPGA 逆變控制系統(tǒng)