首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld／fpga

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

智能手機(jī)傳感器管理，F(xiàn)PGA比AP+MCU方案功耗低10倍

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：智能手機(jī) 傳感器管理 FPGA AP+MCU iCE40LM

萊迪思：為“永遠(yuǎn)在線”的移動(dòng)設(shè)備推出超低功耗FPGA

Ice(冰)，意味著寒冷，把芯片命名為iCE，可見其能耗之低。近日，萊迪思半導(dǎo)體公司(Lattice)宣布其iCE40家族增加新成員——iCE40LM FPGA，提供靈活的單芯片傳感器解決方案，使得新一代環(huán)境感知、超低功耗的移動(dòng)設(shè)備成為現(xiàn)實(shí)。
關(guān)鍵字：萊迪思 FPGA 處理器 201311

萊迪思發(fā)布一系列異構(gòu)網(wǎng)絡(luò)解決方案

2013年11月6日，萊迪思半導(dǎo)體公司(NASDAQ: LSCC)發(fā)布了一系列可編程解決方案用以構(gòu)建智能、低功耗的移動(dòng)設(shè)備，支持異構(gòu)網(wǎng)絡(luò)(HetNet)的全球性推廣。與Azcom Technology合作，萊迪思的HetNet解決方案系列使系統(tǒng)設(shè)計(jì)人員能夠?qū)崿F(xiàn)一流的互連、控制路徑和電源管理解決方案，同時(shí)使用多模式LTE小型蜂窩的系統(tǒng)級(jí)參考設(shè)計(jì)加快設(shè)計(jì)開發(fā)。
關(guān)鍵字：萊迪思 HetNet FPGA

Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

Altera公司 (NASDAQ: ALTR)日前宣布發(fā)布Quartus? II軟件13.1版，通過大幅度優(yōu)化算法以及增強(qiáng)并行處理，與前一版本相比，編譯時(shí)間平均縮短了30%，最大達(dá)到70%，進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢。軟件還包括最新的快速重新編譯特性，適用于客戶對Altera Stratix? V FPGA設(shè)計(jì)進(jìn)行少量源代碼改動(dòng)的情形。
關(guān)鍵字： Altera Quartus FPGA Qsys

基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)

引言無人機(jī)廣泛應(yīng)用于軍事偵察以及民用測繪等領(lǐng)域，其中的機(jī)載視頻圖像系統(tǒng)是機(jī)載電子系統(tǒng)中的重要環(huán)節(jié)之一。...
關(guān)鍵字： FPGA DSP

Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

　　Altera公司 (NASDAQ: ALTR)今天宣布發(fā)布Quartus? II軟件13.1版，通過大幅度優(yōu)化算法以及增強(qiáng)并行處理，與前一版本相比，編譯時(shí)間平均縮短了30%，最大達(dá)到70%，進(jìn)一步擴(kuò)展了在軟件效能方面的業(yè)界領(lǐng)先優(yōu)勢。軟件還包括最新的快速重新編譯特性，適用于客戶對Altera Stratix? V FPGA設(shè)計(jì)進(jìn)行少量源代碼改動(dòng)的情形。采用快速重新編譯特性，客戶可以重新使用以前的編譯結(jié)果，從而保持性能，不需要前端設(shè)計(jì)劃分，進(jìn)一步將編譯時(shí)間縮短了50%。
關(guān)鍵字： Altera Quartus FPGA DSP

基于SRAM/DRAM的大容量FIFO的設(shè)計(jì)與實(shí)現(xiàn)

引言　　CMMB(China Mobile Multimedia BroADCasting)即中國移動(dòng)多媒體廣播，是中國第一套具有自主知識(shí)產(chǎn)權(quán) ...
關(guān)鍵字： FIFO SRAM CPLD

強(qiáng)化協(xié)作生態(tài) SoC FPGA成攻城利器

Altera公司意欲通過更先進(jìn)的制程工藝和更緊密的產(chǎn)業(yè)合作，正逐步強(qiáng)化FPGA協(xié)同處理器，大幅提升SoC FPGA的整體性 ...
關(guān)鍵字： SoC FPGA

基于FPGA的通用位同步器設(shè)計(jì)方案（二）

2.2.2 定時(shí)誤差檢測設(shè)計(jì)　　定時(shí)誤差檢測程序采用獨(dú)立于載波相位偏差的GA-TED算法。該算法每個(gè)符號(hào)周期只 ...
關(guān)鍵字： FPGA 通用位同步器

基于FPGA的通用位同步器設(shè)計(jì)方案(一)

本文主要是先闡述傳統(tǒng)Gardner算法的原理，然后給出改進(jìn)后的設(shè)計(jì)和FPGA實(shí)現(xiàn)方法，最后對結(jié)果進(jìn)行仿真和分析，證明 ...
關(guān)鍵字： FPGA 位同步器

基于FPGA的基帶64×64數(shù)據(jù)分配矩陣設(shè)計(jì)方案

本文采用FPGA作為實(shí)現(xiàn)控制邏輯的核心部件，提出了基于FPGA的基帶64×64 數(shù)據(jù)分配矩陣設(shè)計(jì)方案，并介紹了上位機(jī) ...
關(guān)鍵字： FPGA 數(shù)據(jù)分配矩陣設(shè)計(jì)

基于FPGA的多普勒測振計(jì)信號(hào)采集與處理系統(tǒng)設(shè)計(jì)方案

0 引言　　傳統(tǒng)的淺海地形測量以船只為平臺(tái)，采用聲納技術(shù)進(jìn)行，這種測量方法對于一些船只難以駛?cè)氲膮^(qū)域便形 ...
關(guān)鍵字： FPGA 多普勒測振計(jì) 信號(hào)采集

高效能64位SoC FPGA問世大舉進(jìn)攻通信等市場

業(yè)界首顆64位系統(tǒng)單芯片（SoC）現(xiàn)場可編程門陣列（FPGA）搶先亮相。Altera宣布將以英特爾（Intel）14納米（nm）三門極（Tri-g ...
關(guān)鍵字：高效能 SoC FPGA

基于FPGA的TDICCD8091 驅(qū)動(dòng)時(shí)序電路設(shè)計(jì)

0引言時(shí)間延時(shí)積分電荷耦合器件(TimeDelayandIntegra-tionChargeCoupledDevices,TDICCD)易于實(shí)現(xiàn)實(shí)...
關(guān)鍵字： FPGA TDICCD8091 驅(qū)動(dòng)時(shí)序

自動(dòng)化升級(jí)戰(zhàn) FPGA/MCU你選誰

隨著科學(xué)技術(shù)的不斷發(fā)展，工業(yè)生產(chǎn)線逐步走向自動(dòng)化和智能化。自動(dòng)化作為工廠生產(chǎn)的利器，未來有三大發(fā)展方向：性 ...
關(guān)鍵字： FPGA MCU

共7011條 184/468 |‹ « 182 183 184 185 186 187 188 189 190 191 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。創(chuàng)建詞條

cpld／fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

cpld／fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信

cpld／fpga資料下載

27個(gè)FPGA實(shí)例源代碼
FPGA實(shí)例之135個(gè)FPGA經(jīng)典例程
如何自學(xué)FPGA與FPGA的發(fā)展方向---技巧篇
FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)視頻資料下載
FPGA如何應(yīng)用于視頻處理實(shí)例——實(shí)用篇
FPGA——FPGA應(yīng)用開發(fā)入門與典型實(shí)例
FPGA秘籍——FPGA的零基礎(chǔ)入門教程
Xilinx_FPGA系列入門教程（一）—如何搭建Xilinx

在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)

智能手機(jī)傳感器管理，F(xiàn)PGA比AP+MCU方案功耗低10倍

萊迪思：為“永遠(yuǎn)在線”的移動(dòng)設(shè)備推出超低功耗FPGA

萊迪思發(fā)布一系列異構(gòu)網(wǎng)絡(luò)解決方案

Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng)

Altera Quartus II軟件v13.1編譯時(shí)間縮短70%

基于SRAM/DRAM的大容量FIFO的設(shè)計(jì)與實(shí)現(xiàn)

強(qiáng)化協(xié)作生態(tài) SoC FPGA成攻城利器

基于FPGA的通用位同步器設(shè)計(jì)方案（二）

基于FPGA的通用位同步器設(shè)計(jì)方案(一)

基于FPGA的基帶64×64數(shù)據(jù)分配矩陣設(shè)計(jì)方案

基于FPGA的多普勒測振計(jì)信號(hào)采集與處理系統(tǒng)設(shè)計(jì)方案

高效能64位SoC FPGA問世大舉進(jìn)攻通信等市場

基于FPGA的TDICCD8091 驅(qū)動(dòng)時(shí)序電路設(shè)計(jì)

自動(dòng)化升級(jí)戰(zhàn) FPGA/MCU你選誰

cpld／fpga介紹

cpld／fpga電路

cpld／fpga相關(guān)帖子

cpld／fpga資料下載

cpld／fpga專欄文章

熱門主題

cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)

cpld／fpga介紹

cpld／fpga電路

cpld／fpga相關(guān)帖子

cpld／fpga資料下載

cpld／fpga專欄文章

熱門主題

cpld／fpga 文章進(jìn)入cpld／fpga技術(shù)社區(qū)