cpld/fpga 文章 進入cpld/fpga技術社區(qū)
Mentor Graphics 宣布推出旨在提升測試平臺效率的 EZ-VIP 包
- Mentor Graphics公司今天宣布即時推出 EZ-VIP 效率包。該效率包面向使用 Questa® Verification IP (QVIP) 的 ASIC 和 FPGA 驗證團隊,可將創(chuàng)建、實例化、配置和連接 QVIP 測試平臺的時間縮短 5 倍以上,從而顯著提高效率。這就意味著,驗證團隊可以將更多的時間花在 QVIP 上,以驗證他們的設計在功能上是否正確。 EZ-VIP 包由 QVIP 配置軟件、一個 VIP 調(diào)通服務包和一個全新的 EZ-VIP API 組成。其中,QVI
- 關鍵字: Mentor Graphics FPGA
FPGA開發(fā)外設子板模塊電路設計詳解

- FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA的開發(fā)相對于傳統(tǒng)PC、單片機的開發(fā)有很大不同。FPGA以并行運算為主,以硬件描述語言來實現(xiàn);相比于PC或單片機(無論是馮諾依曼結構還是哈佛結構)的順序操作有很大區(qū)別,也造成了FPGA開發(fā)入門較難。目前國內(nèi)有專
- 關鍵字: FPGA A/D
基于FPGA的915MHz射頻讀卡器設計

- 射頻識別(RFID)技術是一種非接觸式的自動識別技術,通過射頻信號自動識別目標對象并獲取相關信息。通常RFID系統(tǒng)主要由應用軟件、射頻卡以及讀卡器三部分構成[1]。相對于低頻段的RFID系統(tǒng),工作在860 MHz~960 MHz的超高頻段(UHF)RFID系統(tǒng)有著讀取距離遠、閱讀速度快等優(yōu)點,是目前國際上RFID技術發(fā)展的熱點[2]。讀卡器的設計是RFID系統(tǒng)設計中的關鍵部分,設計方案有很多種。FPGA[3]具有開發(fā)簡單、靜態(tài)可重復編程和動態(tài)在線編程的特點,已經(jīng)成為當今應用最廣泛的可編程專用集成電路。
- 關鍵字: FPGA 讀卡器
從數(shù)字PWM信號獲得準確、快速穩(wěn)定的模擬電壓

- 引言 脈寬調(diào)制(PWM)是從微控制器或FPGA等數(shù)字器件產(chǎn)生模擬電壓的一種常用方法。大多數(shù)微控制器都具有內(nèi)置的專用PWM產(chǎn)生外設,而且其僅需幾行RTL代碼即可從FPGA產(chǎn)生一個PWM信號。如果模擬信號的性能要求不是太嚴格,那么這就是一種簡單和實用的方法,因為它只需要一個輸出引腳,而且與具有一個SPI或I2C接口的數(shù)模轉(zhuǎn)換器(DAC)相比,其代碼開銷是非常低。圖1示出了一款典型應用,其采用一個經(jīng)濾波的數(shù)字輸出引腳來產(chǎn)生一個模擬電壓。 該方案的諸多不足之處您不必深究就能發(fā)現(xiàn)。理想情況下,一個1
- 關鍵字: PWM FPGA
FPGA和DDS在信號源中的應用

- 1引言 DDS同DSP(數(shù)字信號處理)一樣,是一項關鍵的數(shù)字化技術。DDS是直接數(shù)字式頻率合成器(DirectDigitalSynthesizer)的英文縮寫。與傳統(tǒng)的頻率合成器相比,DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點,廣泛使用在電信與電子儀器領域,是實現(xiàn)設備全數(shù)字化的一個關鍵技術。在各行各業(yè)的測試應用中,信號源扮演著極為重要的作用。但信號源具有許多不同的類型,不同類型的信號源在功能和特性上各不相同,分別適用于許多不同的應用。目前,最常見的信號源類型包括任意波形發(fā)生器,函數(shù)發(fā)
- 關鍵字: FPGA DDS
基于FPGA的光纖陀螺儀模擬表頭及其測試系統(tǒng)

- 光纖陀螺是激光陀螺的一種,是慣性技術和光電子技術緊密結合的產(chǎn)物。它利用Sagnac干涉效應,用光纖構成環(huán)形光路,并檢測出隨光纖環(huán)的轉(zhuǎn)動而產(chǎn)生的兩路超輻射光束之間的相位差,由此計算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個部分組成。伺服于表頭的調(diào)制解調(diào)電路根據(jù)輸進的電信號,經(jīng)過相應的變換后形成反饋信號送至表頭的相位調(diào)制器中。在實際的應用過程中,相應的調(diào)制解調(diào)電路應該根據(jù)溫度、振動等情況做出相應的改變,才能最大限度地保證陀螺的精度要求。本文設計了一種基于FPGA的測試系統(tǒng),模擬光纖陀螺儀的表頭,并檢測調(diào)制
- 關鍵字: FPGA 陀螺儀
基于Nios II的機器人視覺伺服控制器的研究與設計

- 引言 Altera公司的Nios II處理器是可編程邏輯器件的軟核處理器。NiosII軟核處理器和存儲器、I/O接口等外設可嵌入到FPGA中,組成一個可編程單芯片系統(tǒng)(SOPC),大大降低了系統(tǒng)的成本、體積和功耗。適合網(wǎng)絡、電信、數(shù)據(jù)通信、嵌入式和消費市場等各種嵌入式應用場合。 本文提出一個基于Nios II處理器結構的系統(tǒng)用于實現(xiàn)機器人實時運動檢測跟蹤,使用線性卡爾曼濾波器算法來快速完成運動估計及進一步分析和校正,算法中的乘除利用MATLAB/DSP Builder生成的模塊作為Nios
- 關鍵字: Nios II FPGA
基于DSP+CPLD的伺服控制卡的設計

- 0 引 言 隨著先進制造技術的迅速發(fā)展,對運動控制的精度要求也越來越高,而運動伺服控制系統(tǒng)的性能很大程度上取決于伺服控制算法,通過運動控制與智能控制的融合,從改進傳統(tǒng)的PID控制,到現(xiàn)代的最優(yōu)控制、自適應控制、智能控制技術,應用先進的智能控制策略達到高質(zhì)量的運動控制效果,已經(jīng)成為當前研究的一個熱點。 由于運動伺服控制系統(tǒng)中存在負載模型參數(shù)的變化,機械摩擦、電機飽和等非線性因素,造成受控對象的非線性和模型不確定性,使得需要依靠精確的數(shù)學模型,系統(tǒng)模型參數(shù)的常規(guī)PID控制很難獲得超高精度、快響
- 關鍵字: DSP CPLD
基于CPLD的編碼器解碼接口、PWM輸出方案及其在運動控制卡和伺服驅(qū)動器中的應用

- 引言 在數(shù)控機床或其他數(shù)控設備中,往往都會用到光柵尺或編碼器等位置傳感部件,用以來測量機械運動部件的實際運動位置及速度信息。那么光柵尺或編碼器測量到的數(shù)值,就需要專門的接收部件來處理。一般的編碼器輸出的信號是AB(或ABZ)相正交編碼信號,之所以這樣編碼也是為了將方向信息加入碼流,同時也有利抗干擾等方面的處理。因此在接收這個信號時就需要專門的解碼接口電路,將所得的數(shù)據(jù)也就是實際運動位置/位置信息傳遞給處理單元,或通過總線(比如PCI)傳遞給數(shù)控設備的中央控制系統(tǒng)中,讓控制系統(tǒng)的軟硬件根據(jù)測來的實
- 關鍵字: PWM CPLD
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
