arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

AC-Link數(shù)字音頻VHDL編/解碼的FPGA設(shè)計(jì)

?????? 提出一種利用FPGA實(shí)現(xiàn)AC-Link數(shù)字音頻處理的設(shè)計(jì)方案.AC-Link音頻編解碼系統(tǒng)以VHDL模塊進(jìn)行設(shè)計(jì),經(jīng)過(guò)波形仿真和結(jié)果驗(yàn)證后,將程序下載到FPGA中實(shí)現(xiàn)1這種設(shè)計(jì)方法可以縮短設(shè)計(jì)周期,提高設(shè)計(jì)的可靠性和效率。　　 ??????? 引言 ??????? 數(shù)字音頻處理是指為真
關(guān)鍵字： AC-Link VHDL FPGA

ARM處理器的節(jié)能優(yōu)勢(shì)

?????? 許多嵌入式ARM處理器的系統(tǒng)都是基于電池供電的能量供應(yīng)方式，而處理器的功耗對(duì)于整個(gè)SoC芯片至關(guān)重要，因此ARM處理器的低功耗優(yōu)勢(shì)可以充分節(jié)省能量消耗?？傊?，當(dāng)前的典型功耗的電流圖并不依賴(lài)于標(biāo)準(zhǔn)過(guò)程、標(biāo)準(zhǔn)集或工作負(fù)載。 ??????? EnergyBench提供若干工具，這些工具可容易低與經(jīng)濟(jì)實(shí)用的硬件結(jié)合使用，以便使用E EM B C開(kāi)發(fā)的標(biāo)準(zhǔn)方法測(cè)量典型功耗
關(guān)鍵字： ARM 處理器

ARM多核和MIPS多執(zhí)行緒嵌入式處理器技術(shù)剖析

???????? 在嵌入式裝置中建置多核心（包含同質(zhì)或異質(zhì)）以及多執(zhí)行緒技術(shù)，的確能帶來(lái)諸多效益，尤其是改進(jìn)系統(tǒng)效能方面最為明顯。 ???????? 盡管RISC嵌入式技術(shù)所面臨的挑戰(zhàn)越來(lái)越多，但是在維持以往嵌入式軟件資源兼容性的前提之下，能夠改善其未來(lái)適用性，并且有效提升新系統(tǒng)的效能表現(xiàn)，使其不失為良好的解決方案。 ??&
關(guān)鍵字： ARM MIPS 嵌入式處理器多核

ARM Linux中斷分析

??????? ARM體系結(jié)構(gòu)中，把復(fù)位、中斷、快速中斷等都看作‘異常’，當(dāng)這些‘異常’發(fā)生時(shí)，CPU會(huì)到固定地址處去找指令，他們對(duì)應(yīng)的地址如下：　地址異常類(lèi)型進(jìn)入時(shí)的工作模式 0x0000000
關(guān)鍵字： ARM Linux 中斷

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤(pán)中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專(zhuān)用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字： FPGA

基于DVD-ROM應(yīng)用的內(nèi)容加擾系統(tǒng)的VLSI設(shè)計(jì)

　　摘　要：本文介紹了一種基于DVD-ROM應(yīng)用的內(nèi)容干擾系統(tǒng)(CSS)的設(shè)計(jì)和實(shí)現(xiàn)。該系統(tǒng)可有效防止對(duì)DVD盤(pán)片的非法拷貝。文中通過(guò)對(duì)其工作原理和實(shí)際應(yīng)用的分析，給出其最終實(shí)現(xiàn)方案，并用Verilog HDL完整整個(gè)系統(tǒng)的設(shè)計(jì)。功能仿真和FPGA驗(yàn)證表明，設(shè)計(jì)成功。　　關(guān)鍵詞：內(nèi)容加擾系統(tǒng);DVD;Verilog HDL;FPGA驗(yàn)證　　引言　　DVD-ROM的視頻和音頻數(shù)據(jù)是經(jīng)過(guò)加密編碼的，加擾的源是標(biāo)題密鑰(Tittle Key)，同時(shí)標(biāo)題密鑰被光盤(pán)密鑰(光盤(pán)密鑰)加密，主機(jī)在播放影碟
關(guān)鍵字： FPGA DVD CSS VLSI

使用FPGA測(cè)試的一些有效方法

引言　　隨著芯片設(shè)計(jì)技術(shù)越來(lái)越成熟，越來(lái)越多的產(chǎn)品選擇使用SoC（System on Chip）的技術(shù)實(shí)現(xiàn)。然而，每一次流片不一定都能達(dá)到預(yù)期的效果。根據(jù)Synopsys公司統(tǒng)計(jì)，有超過(guò)60％的公司需要重新流片（respin）。在這個(gè)過(guò)程中浪費(fèi)了大量的金錢(qián)，一次修正平均的花費(fèi)就超過(guò)100萬(wàn)美元。如果一旦錯(cuò)過(guò)了商品推出的最佳時(shí)機(jī)，那么錯(cuò)過(guò)市場(chǎng)機(jī)會(huì)的代價(jià)則以數(shù)千萬(wàn)美元計(jì)，甚至更高。據(jù)統(tǒng)計(jì)，在需要respin的芯片中有43％是在前端的設(shè)計(jì)和實(shí)現(xiàn)的時(shí)候產(chǎn)生的邏輯功能錯(cuò)誤。如何避免或減小如此高的風(fēng)險(xiǎn)是每一
關(guān)鍵字： FPGA

基于FPGA系統(tǒng)易測(cè)試性的研究

引言現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn)，除了提供高速并行總線(xiàn)接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I(mǎi)／O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專(zhuān)注于FPG
關(guān)鍵字： FPGA

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

引言　　傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲(chǔ)、顯示等方面存在諸多限制，在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理，充分利用PC的強(qiáng)大處理功能，配合LabView圖形化語(yǔ)言開(kāi)發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強(qiáng)，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢(shì)和發(fā)展前景。　　工作原理　　本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理，外接SRAM
關(guān)鍵字： FPGA

采用FPGA實(shí)現(xiàn)廣播視頻基礎(chǔ)系統(tǒng)設(shè)計(jì)

HDTV視頻內(nèi)容創(chuàng)作的繁榮以及在帶寬受限的廣播信道環(huán)境中傳送這些視頻內(nèi)容的方法，不斷催生新的視頻壓縮標(biāo)準(zhǔn)和相關(guān)視頻圖像處理設(shè)備。
關(guān)鍵字：基礎(chǔ) 系統(tǒng) 設(shè)計(jì) 視頻廣播 FPGA 實(shí)現(xiàn) 采用

ARM中C和匯編混合編程及示例

?????? 在嵌入式系統(tǒng)開(kāi)發(fā)中，目前使用的主要編程語(yǔ)言是C和匯編，C++已經(jīng)有相應(yīng)的編譯器，但是現(xiàn)在使用還是比較少的。在稍大規(guī)模的嵌入式軟件中，例如含有OS，大部分的代碼都是用C編寫(xiě)的，主要是因?yàn)镃語(yǔ)言的結(jié)構(gòu)比較好，便于人的理解，而且有大量的支持庫(kù)。 ?????? 盡管如此，很多地方還是要用到匯編語(yǔ)言，例如開(kāi)機(jī)時(shí)硬件系統(tǒng)的初始化，包括CPU狀態(tài)的設(shè)定，中斷的使能，主頻的設(shè)定，以及RA
關(guān)鍵字： ARM C語(yǔ)言匯編編程

基于FPGA的步進(jìn)電機(jī)控制器設(shè)計(jì)

　　步進(jìn)電機(jī)是一種將電脈沖信號(hào)轉(zhuǎn)換成相應(yīng)的角位移的特殊電機(jī)，每改變一次通電狀態(tài)，步進(jìn)電機(jī)的轉(zhuǎn)子就轉(zhuǎn)動(dòng)一步。目前大多數(shù)步進(jìn)電機(jī)控制器需要主控制器發(fā)送時(shí)鐘信號(hào)，并且要至少一個(gè)I/O口來(lái)輔助控制和監(jiān)控步進(jìn)電機(jī)的運(yùn)行情況。在單片機(jī)或DSP的應(yīng)用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來(lái)實(shí)現(xiàn)特定的功能。本文介紹通過(guò)FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫(xiě)入數(shù)據(jù)，即町實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制。　　1 步進(jìn)電機(jī)的控制原理　　步進(jìn)電機(jī)是數(shù)
關(guān)鍵字： FPGA

一種CAN息線(xiàn)光纖傳輸接口設(shè)計(jì)

　　摘要在分析CAN總線(xiàn)雙絞線(xiàn)和光纖傳輸特點(diǎn)的基礎(chǔ)上，提出一種基于光纖收發(fā)一體模塊及CAN總線(xiàn)控制器SJAl000的光纖傳輸接口設(shè)計(jì)方案;詳細(xì)介紹光纖收發(fā)器的選取及傳輸接口的實(shí)現(xiàn);根據(jù)光纖收發(fā)一體模塊對(duì)信號(hào)源時(shí)鐘提取的要求以及CAN總線(xiàn)的非破壞性總線(xiàn)仲裁的特點(diǎn)，設(shè)計(jì)了一種CAN總線(xiàn)信號(hào)編解碼方法，井用FPGA加以實(shí)現(xiàn);通過(guò)實(shí)際的通信實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)方案的正確性，并根據(jù)實(shí)驗(yàn)數(shù)據(jù)對(duì)CAN總線(xiàn)在兩種介質(zhì)下的傳輸性能作了比較。　　關(guān)鍵詞 CAN總線(xiàn) 光纖傳輸接口 FPGA 　　引言　　作為一種成熟的
關(guān)鍵字： CAN總線(xiàn) 光纖傳輸接口 FPGA

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

　　大家好，我叫Paul Evans，是Stratix III產(chǎn)品營(yíng)銷(xiāo)經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲(chǔ)器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯(cuò)，如屏幕上所示。　　為了更好地進(jìn)行演示，我們將使用這里所示的Stratix III DDR3存儲(chǔ)器電路板。它上面有幾個(gè)高速雙倍數(shù)據(jù)速率存儲(chǔ)器，例如DDR2 UDIMM插槽、RLD RAM、QDR，當(dāng)然，還有DDR3 UDIMM插槽。因此，我們所要做的就是通過(guò)Quartus軟件來(lái)下載一個(gè)簡(jiǎn)單設(shè)計(jì)，F(xiàn)PGA
關(guān)鍵字： FPGA DDR3 存儲(chǔ)器

ARM嵌入式平臺(tái)的VGA接口設(shè)計(jì)

嵌入式系統(tǒng)中，大屏幕顯示一般采用帶有VGA接口的顯示器來(lái)實(shí)現(xiàn)。本文介紹在基于ARM9芯片S3C24lO的嵌入式平臺(tái)中，利用高性能視頻D/A轉(zhuǎn)換芯片ADV7120，將LCD掃描式接口轉(zhuǎn)換為VGA接口的設(shè)計(jì)方法；詳細(xì)介紹S3C2410相關(guān)寄存器的設(shè)置。
關(guān)鍵字： ARM VGA 嵌入式平臺(tái) 接口設(shè)計(jì)