arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

Spartan-3 FPGA系列中高效PCB布局的LVDS信號倒相

　　提要　　在比較簡單的未大量使用過孔的四層或六層 PCB 上，可能很難對 LVDS 或 LVPECL 這類差分信號布線。其原因是，驅(qū)動器上的正極引腳必須驅(qū)動接收器上的相應(yīng)正極引腳，而負(fù)極引腳則必須驅(qū)動接收器的負(fù)極引腳。有時跡線以錯誤的方向結(jié)束，這實(shí)際上是向電路中添加了一個倒相器。本應(yīng)用指南說明 Spartan?- 3 FPGA 系列如何僅通過在接收器數(shù)據(jù)通路中加入一個倒相器即可避免大量使用過孔，并且在不要求 PCB 重新設(shè)計的情況下即可解決意外的 PCB 跡線交換問題。這項(xiàng)技術(shù)同樣適用于將 FPGA
關(guān)鍵字： PCB LVDS 倒相器 FPGA SDR

3G系統(tǒng)中AGC的FPGA設(shè)計實(shí)現(xiàn)

　　1 引言　　大多數(shù)接收機(jī)必須處理動態(tài)范圍很大的信號，這需要進(jìn)行增益調(diào)整，以防止過載或某級產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。在現(xiàn)代無線電接收裝置中?？勺冊鲆娣糯笃魇请娍氐?，并且當(dāng)接收機(jī)中使用衰減器時，他們通常都是由可變電壓控制的連續(xù)衰減器?？刂茟?yīng)該是平滑的并且與輸入的信號能量通常成對數(shù)關(guān)系(線性分貝)。在大多數(shù)情況下，由于衰落，AGC通常用來測量輸入解調(diào)器的信號電平，并且通過反饋控制電路把信號電平控制在要求的范同內(nèi)。　　2 系統(tǒng)總體設(shè)計　　在本設(shè)計中，前端TD_SCDM
關(guān)鍵字： TD_SCDMA AGC FPGA RSP IIR

MID產(chǎn)業(yè)狹路相逢英國小個子

　　一家年?duì)I收大約5億美元、名為ARM的英國“小個子”企業(yè)，正與全球處理器巨頭英特爾不斷“擦槍走火”，原因是英特爾力推的MID(移動互聯(lián)網(wǎng)終端)業(yè)務(wù)可能擠壓它的地盤。　　“我們不會假裝聽不到他們在攻擊我們，盡管我們跟他們并非直接競爭對手。”日前，ARM全球CEO沃倫·伊斯特在上海接受《第一財經(jīng)日報》專訪時說。　　ARM是全球?qū)ｉT從事半導(dǎo)體IP(知識產(chǎn)權(quán))授權(quán)的公司。在目前全球通訊市場，它的處理器架構(gòu)幾乎壟斷了近1
關(guān)鍵字： ARM 處理器英特爾 MID

利用FPGA實(shí)現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計優(yōu)化

利用FPGA實(shí)現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計優(yōu)化,工業(yè)以太網(wǎng)技術(shù)一直在進(jìn)步，并越來越普及，而設(shè)計師面臨著對高性價比工業(yè)交換機(jī)日益強(qiáng)勁的需求?；贏SIC和ASSP的交換機(jī)因其架構(gòu)固定，所以實(shí)際上沒有余地定制出新的系統(tǒng)特性。為了增加特性設(shè)計一般要推倒重來，此舉會導(dǎo)致額外的設(shè)計時間和成本支出。但如上所述的支持IEEE 1588交換機(jī)的FPGA設(shè)計可節(jié)省6到9個月的工程時間，并提供給設(shè)計師夢寐以求的靈活性，幫助他們實(shí)現(xiàn)精確定時協(xié)議（PTP）、支持多個工業(yè)以太網(wǎng)標(biāo)準(zhǔn)、額外的標(biāo)準(zhǔn)接口或者其它可能的定制特性。
關(guān)鍵字：交換機(jī) 設(shè)計優(yōu)化以太網(wǎng) 工業(yè) FPGA 實(shí)現(xiàn) 利用

在高清晰LCD HDTV中使用Cyclone III FPGA

　　引言　　當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實(shí)現(xiàn)這些算法，率先將產(chǎn)品推向市場，并且能夠控制好產(chǎn)品功耗? 　　為解決這一問題，當(dāng)硬件平臺和不同尺寸的LCD 顯示屏連接時，設(shè)計人員需要確定怎樣重新配置圖像處理算法。面積較大的LCD 顯示屏需要更快的數(shù)據(jù)速率，因此，難點(diǎn)在于怎樣根據(jù)顯示屏大小來調(diào)整數(shù)據(jù)速率。　　采用新的低成本Cy
關(guān)鍵字： FPGA Cyclone III LCD HDTV

立體液晶顯示器的圖像獲取及顯示

　　立體液晶顯示器是近年來新出現(xiàn)的虛擬現(xiàn)實(shí)顯示設(shè)備，它真實(shí)地再現(xiàn)場景的三維信息，顯示具有縱深感的圖像。其最大特點(diǎn)就是觀察者無需使用任何附加設(shè)備，直接用肉眼就可看到屏幕上顯示的立體圖像。觀測者可以更容易、更快速地理解真實(shí)的景深信息，更全面、更直觀地洞察圖像空間位置的實(shí)際分布狀況。　　目前，國內(nèi)外的自由立體液晶顯示方式通常采用計算機(jī)采集圖像并存儲，處理后輸出到液晶屏驅(qū)動電路板，然后通過板載模數(shù)轉(zhuǎn)換模塊等處理后在液晶屏顯示立體圖像。這種方式主要由計算機(jī)進(jìn)行圖像采集和處理，其開發(fā)周期短，但成本較高，體積較大，
關(guān)鍵字：顯示器虛擬液晶 FPGA

CEF西安展兩款超值新品推薦

　　ST（意法半導(dǎo)體）的STM32微控制器　　ARM® Cortex™-M3內(nèi)核的32位閃存微控制器，具有高集成、高性能、低功耗、低成本的優(yōu)勢，最高72MHz的主頻配合Thumb-2指令集比ARM7有更高的運(yùn)行速度和代碼密度。同時擁有豐富的外部資源，從36到144引腳，6K到64K的SRAM，32K到512K的FLASH全系列幾十個型號可供選擇。STM32增強(qiáng)型非常適合電機(jī)控制應(yīng)用，如三相無刷電機(jī)、直流有刷電機(jī)和步進(jìn)電機(jī)等。ST的STM3210B-MCKIT電機(jī)開發(fā)套件，提供免
關(guān)鍵字：意法半導(dǎo)體 ARM nfiniiVision 安捷倫科

FPGA設(shè)計開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

　　本文針對FPGA實(shí)際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時間，提高開發(fā)效率。　　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)過程中的編譯次數(shù)，最終達(dá)到準(zhǔn)確定位故障、縮短解決故障時間的目的。文例所用到的軟件開發(fā)平臺
關(guān)鍵字： FPGA 應(yīng)用仿真

影響FPGA設(shè)計中時鐘因素的探討

　　時鐘是整個電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時鐘的跳變沿上進(jìn)行, 這就要求時鐘信號時延差要非常小, 否則就可能造成時序邏輯狀態(tài)出錯；因而明確FPGA設(shè)計中決定系統(tǒng)時鐘的因素，盡量較小時鐘的延時對保證設(shè)計的穩(wěn)定性有非常重要的意義。　　1.1 建立時間與保持時間　　建立時間（Tsu：set up time）是指在時鐘沿到來之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時間，如果建立的時間不滿足要求那么數(shù)據(jù)將不能在這個時鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后
關(guān)鍵字： FPGA 時鐘

英特爾：嵌入式聯(lián)網(wǎng)設(shè)備市場是下一個金礦

　　隨著嵌入式技術(shù)和通信技術(shù)的發(fā)展，二者之間已呈現(xiàn)出更多的融合趨勢：一方面嵌入式設(shè)備被更多地連接到互聯(lián)網(wǎng)上，成為互聯(lián)網(wǎng)接入終端；另一方面這些設(shè)備之間也越來越多地實(shí)現(xiàn)了互聯(lián)互通。自今年英特爾推出面向嵌入式領(lǐng)域的凌動處理器以來，英特爾的嵌入式市場戰(zhàn)略逐漸清晰，而其與終端設(shè)備芯片廠商ARM之間的競爭也成為業(yè)界關(guān)注的焦點(diǎn)。　　7月14日，英特爾在北京舉行嵌入式戰(zhàn)略溝通會，英特爾公司數(shù)字企業(yè)事業(yè)部副總裁、嵌入式及通信事業(yè)部總經(jīng)理DougDavis參加了會議，其在接受《中國電子報》記者采訪時表示，下一個價值數(shù)十億
關(guān)鍵字：嵌入式英特爾 SoC ARM

2008年7月18日，ARM上海辦公室喬遷

　　2008年7月18日 ARM上海辦公室喬遷。ARM全球首席執(zhí)行官Warren East先生、ARM中國總裁譚軍博士及來自英國駐上海領(lǐng)事館、上海市政府、ARM中國合作伙伴、大專院校及行業(yè)協(xié)會的各界嘉賓和代表一同出席了喬遷慶典。
關(guān)鍵字： ARM CPU

2008年7月18日，Altera公布第二季度業(yè)績

　　Altera公司今天宣布第二季度銷售額達(dá)到3.599億美元，比2008年第一季度增長7%，比2007年第二季度增長13%。在2008年第一季度0.839億美元凈收入和每股攤薄后收益0.27美元基礎(chǔ)上，第二季度凈收入增長到0.98億美元，每股攤薄后收益0.32美元。和2007年第二季度相比，今年第二季度凈收入增長22%，每股攤薄后收益增長43%。　　上半年運(yùn)營現(xiàn)金流為2.268億美元。第二季度，Altera以140萬美元回購其65,000普通股。到目前為止，在第三季度，Altera已經(jīng)以1004萬美
關(guān)鍵字： Altera FPGA Stratix

基于SOPC的視頻采集系統(tǒng)設(shè)計

　　0 引言　　視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號的采集壓縮。隨著FPGA的發(fā)展，通過SOPC技術(shù)實(shí)現(xiàn)視頻采集已成為一種易于開發(fā)、設(shè)計靈活的方案。而這主要得益于IP復(fù)用技術(shù)的發(fā)展。在FPGA上構(gòu)建復(fù)雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅(qū)動程序。該方案具有更大的集成度和靈活性，因而必將成為電子設(shè)計發(fā)展的一大趨勢。　　本文介紹了
關(guān)鍵字： SOPC 視頻采集 DSP ASIC FPGA

基于FPGA電火花加工脈沖電源的設(shè)計

　　0引言　　數(shù)控電火花(electrical discharge machining，EDM)機(jī)床是一種實(shí)現(xiàn)工件精密加工的特種加工工具。早期的電火花成型加工機(jī)床的脈沖電源電路是用分立元件組成，或者是用單片機(jī)來實(shí)現(xiàn)。分立元件電路設(shè)計復(fù)雜，電路調(diào)試?yán)щy，基于單片機(jī)或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對于不同的處理器，其移植性不太好，而且如果硬件電路一旦完成就不能進(jìn)行更改與升級。而采用現(xiàn)場可編程門陣列FPGA在很好的繼承單片機(jī)或者是嵌入式CPU設(shè)計的電源的優(yōu)點(diǎn)
關(guān)鍵字： FPGA 脈沖電源 EDM 數(shù)控機(jī)床嵌入式

Intel進(jìn)軍嵌入式的三個障礙(2)

　　功耗關(guān) 　　其次，功耗更低。ARM是以低功耗和近乎福利價的IP（知識產(chǎn)權(quán)）授權(quán)走遍天下的。Intel的功耗不低，為此推出了多核戰(zhàn)略。不僅如此，今年三季度（9月10日左右），Intel將推出第一個針對嵌入式市場的芯片：SoC(系統(tǒng)芯片)處理器“Tolapai”。實(shí)現(xiàn)了兩年前的承諾：集成了北橋和南橋。Tolapai處理器基于改良版的Pentium M核心，32-bit設(shè)計，頻率600MHz、1GHz、1.2GHz，采用65nm工藝制造，集成1.48億個晶體管，封裝面積37.5×37.5mm，熱設(shè)計功耗1
關(guān)鍵字： Intel 嵌入式功耗 SoC ARM