arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

基于ARM與μClinux的RTU設(shè)計(jì)

基于ARM與μClinux的RTU設(shè)計(jì),要：基于ARM處理器S3C4510B和μClinux的RTU總體結(jié)構(gòu)設(shè)計(jì)、RTU硬件擴(kuò)展方法以及在μClinux環(huán)境下開發(fā)RTU應(yīng)用程序的經(jīng)驗(yàn)。定義了一種RTU母板總線，介紹了由處理器總線驅(qū)動(dòng)RTU母板總線的接口電路原理以及RTU母板總線上擴(kuò)展硬件模塊的方法。
關(guān)鍵字：設(shè)計(jì) RTU Clinux ARM 基于

采用EEPROM對(duì)大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載

　　自大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件問世以來，先后出現(xiàn)了兩類器件，一類是基于SRAM體系結(jié)構(gòu)的FPGA系列，如XILINX公司的4000系列和最新的Virtex系列；另一類是基于faxtFLASH技術(shù)的CPLD器件，如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。FPGA具有容量大、設(shè)計(jì)資源豐富、片內(nèi)ROM及RAM設(shè)計(jì)靈活等特點(diǎn)1，但是它們需要在每次上電時(shí)進(jìn)行數(shù)據(jù)加載。目前實(shí)現(xiàn)加載的方法有以下三種：①采用PROM并行加載；②采用專用SROM串行加載；③采用單片機(jī)控制實(shí)現(xiàn)加載。　
關(guān)鍵字： FPGA XILINX CPLD 數(shù)據(jù)加載 EEPROM

基于USB的ARINC429總線接口模塊設(shè)計(jì)

　　引言　　ARINC429總線由美國航天無線電設(shè)備公司所資助，是廣泛應(yīng)用于當(dāng)前航空電子設(shè)備中的一種數(shù)據(jù)總線傳輸標(biāo)準(zhǔn)。與傳統(tǒng)的航空電子設(shè)備間的模擬傳輸相比，ARINC429總線具有抗干擾能力強(qiáng)、傳輸精度高、傳輸線路少以及成本低等優(yōu)點(diǎn)。ARINC數(shù)據(jù)總線協(xié)議規(guī)定一個(gè)數(shù)據(jù)由32位組成，采用雙極性歸零碼，以12.5Kb/s或100Kb/s碼速率傳輸。本設(shè)計(jì)利用USB即插即用、FPGA可靈活配置等特點(diǎn)，設(shè)計(jì)了基于USB總線的ARINC429總線接口模塊。　　接口模塊總體設(shè)計(jì)結(jié)構(gòu) 　　接口
關(guān)鍵字：接口 FPGA USB 總線

基于AD9957的USB側(cè)音測(cè)距信號(hào)發(fā)生器設(shè)計(jì)

　　0 引言　　隨著我國航天技術(shù)的不斷進(jìn)步，深空測(cè)距技術(shù)受到越來越多的關(guān)注。在深空測(cè)距系統(tǒng)中，中頻信號(hào)發(fā)生器對(duì)系統(tǒng)性能有著重要的意義。在USB(統(tǒng)一S頻段)系統(tǒng)中，原有的模擬電路實(shí)現(xiàn)的發(fā)射模塊存在性能不完善、輸入動(dòng)態(tài)范圍小、可控性能差、不能適應(yīng)中心頻率大范圍變化、體積大等問題，為了解決上述問題，可在一個(gè)標(biāo)準(zhǔn)化通用數(shù)字調(diào)制信號(hào)發(fā)生器的平臺(tái)上，通過外圍的控制電路，實(shí)現(xiàn)對(duì)載波中心頻率、輸出功率、調(diào)相指數(shù)、測(cè)距音通／斷控制等參數(shù)的改變。　　以軟件無線電思想為核心，基于PLD(可編程邏輯器件)的通用調(diào)制信號(hào)
關(guān)鍵字：測(cè)距 PLD USB D／A FPGA

基于FPGA的自然對(duì)數(shù)變換器的設(shè)計(jì)與實(shí)現(xiàn)

本文利用CORD IC算法在FPGA上實(shí)現(xiàn)了自然對(duì)數(shù)運(yùn)算器。實(shí)驗(yàn)結(jié)果表明該對(duì)數(shù)運(yùn)算器的輸出誤差為10-4數(shù)量級(jí)，最高頻率可達(dá)到80MHz。該運(yùn)算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
關(guān)鍵字： FPGA 對(duì)數(shù)運(yùn)算 CORD IC算法對(duì)數(shù)變換器 200808

IC業(yè)在拐點(diǎn)生存

分析了IC業(yè)的眾多特點(diǎn)，例如從90nm向65nm、45nm、32nm、22nm等拐點(diǎn)演進(jìn)的困難，以及ESL、DFM拐點(diǎn)，制造是設(shè)計(jì)的拐點(diǎn)，F(xiàn)PGA與ASIC之間的拐點(diǎn)等熱門問題。
關(guān)鍵字： EDA 65nm 45nm 22nm 光刻處理器 FPGA ASIC 200808

Tensilica任命Jerry Ardizzone擔(dān)任全球銷售業(yè)務(wù)副總裁

　　Tensilica公司日前全球發(fā)布Jerry Ardizzone已經(jīng)加盟，擔(dān)任負(fù)責(zé)全球銷售業(yè)務(wù)的副總裁。Jerry在半導(dǎo)體和半導(dǎo)體IP銷售管理方面具有超過24年的經(jīng)驗(yàn)。　　"130多家公司使用Tensilica的處理內(nèi)核進(jìn)行設(shè)計(jì)，其中包括全球前十大半導(dǎo)體公司中的五家。" Ardizzone表示，"Tensilica的處理器內(nèi)核成功應(yīng)用于從大量手機(jī)到全球最大型的路由器等各個(gè)領(lǐng)域，增長潛力巨大。" 　　"我們很高興在公司高速成長之際聘用Jerry。&
關(guān)鍵字： Tensilica 半導(dǎo)體 IP 路由器 ARM

移動(dòng)芯片戰(zhàn)爆發(fā)：ARM與英特爾誰將勝出

　　芯片戰(zhàn)爆發(fā)_ARM、英特爾誰將勝出？　　盡管中國3G通信時(shí)代只是曙光漸露，但“移動(dòng)互聯(lián)網(wǎng)”已聲勢(shì)如潮。全球產(chǎn)業(yè)巨頭，甚至包括IT產(chǎn)業(yè)鏈上游的半導(dǎo)體企業(yè)，也都在構(gòu)建生態(tài)圈，試圖提前鋪墊，搶奪中國移動(dòng)互聯(lián)網(wǎng)商機(jī)。其中，來自英國的ARM與巨頭英特爾，已圍繞著移動(dòng)互聯(lián)網(wǎng)處理器展開激烈交鋒。　　ARM是全球半導(dǎo)體知識(shí)產(chǎn)權(quán)公司，其處理器核心架構(gòu)幾乎滲透了全球近100%的CDMA手機(jī)、85%以上的WCDMA手機(jī)，尤其是智能手機(jī)市場(chǎng)。　　這正是英特爾與它之間爆發(fā)戰(zhàn)爭(zhēng)的理由。英特爾在
關(guān)鍵字： ARM 英特爾移動(dòng)互聯(lián)網(wǎng) MID 芯片

基于FPGA和AD1836的I2S接口設(shè)計(jì)

本文以FPGA為控制單元，完成了AD1836中D/A部分的I2S接口設(shè)計(jì)，它在數(shù)字音頻系統(tǒng)的設(shè)計(jì)中有一定的參考和實(shí)用價(jià)值。該設(shè)計(jì)已經(jīng)成功運(yùn)用在某話路特性綜合測(cè)試系統(tǒng)中，性能良好。
關(guān)鍵字： FPGA 1836 I2S AD

Altera FPGA開發(fā)板為XLoom提供誤碼率測(cè)試環(huán)境

　　進(jìn)一步展示其FPGA靈活性和通用性，Altera公司宣布，XLoom通信公司采用Stratix® II GX FPGA信號(hào)完整性開發(fā)套件來提供獨(dú)特的誤碼率(BER)測(cè)試環(huán)境。和傳統(tǒng)的BER測(cè)試設(shè)備相比，Altera基于FPGA的開發(fā)板支持XLoom以更高的性價(jià)比來測(cè)試芯片級(jí)光電互聯(lián)模塊。這一獨(dú)特的測(cè)試環(huán)境更貼近實(shí)際的客戶狀態(tài)，同時(shí)進(jìn)一步節(jié)省了空間，降低了功耗。　　傳統(tǒng)的BER測(cè)試儀成本高達(dá)100,000美元，而Stratix II GX FPGA信號(hào)完整性開發(fā)套件在這方面的成本節(jié)省了90％
關(guān)鍵字： Altera FPGA 開發(fā)套件 XLoom

基于FPGA的空間存儲(chǔ)器的糾錯(cuò)系統(tǒng)

　　1、引言　　阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個(gè)國家和地區(qū)共300多名科學(xué)家參加的大型國際合作項(xiàng)目。它是國際空間站上唯一大型物理實(shí)驗(yàn)，是人類第一次在太空中精密地測(cè)量高能量帶電原子核粒子的實(shí)驗(yàn)。其目的是為尋找反物質(zhì)所組成的宇宙和暗物質(zhì)的來源以及測(cè)量宇宙線的來源。　　但是對(duì)于AMS實(shí)驗(yàn)的空間電子系統(tǒng)，同樣會(huì)受到高能粒子的襲擊，導(dǎo)致存儲(chǔ)器的內(nèi)容發(fā)生變化，改寫半導(dǎo)體存儲(chǔ)器件的邏輯狀態(tài)，導(dǎo)致存儲(chǔ)單元在邏輯&ls
關(guān)鍵字： FPGA 存儲(chǔ)器 AMS 編碼譯碼

ARM推出RealView ICE 3.3版本

　　英國ARM公司發(fā)布了RealView® ICE 3.3版本，該版本可支持對(duì)CortexTM-A9處理器的調(diào)試。該版本同時(shí)也支持TI OMAP3和TI DaVinci平臺(tái)，以及ARM1176JZF-S®平臺(tái)，同時(shí)還支持Freescale i.MX31應(yīng)用處理器，進(jìn)一步增強(qiáng)了RealView調(diào)試工具的優(yōu)勢(shì)。　　新功能　　RealView ICE 3.3版本固件具有許多新的功能，包括：　　·對(duì)ARMCortex-A9處理器的全面調(diào)試支持　　·支
關(guān)鍵字： ARM RealView 處理器平臺(tái)

Actel推出Libero集成開發(fā)環(huán)境 8.4

　　Actel公司宣布其Libero® 集成開發(fā)環(huán)境（IDE）增添全新的功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的Libero IDE 8.4針對(duì)基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現(xiàn)場(chǎng)可編程門陣列（FPGA），提供由1.14V至 1.575V的FPGA內(nèi)核工作電壓范圍，為設(shè)計(jì)人員提供額外的內(nèi)核電壓選擇，以實(shí)現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具，便于比較同一設(shè)計(jì)的多種設(shè)計(jì)實(shí)現(xiàn)和器件不同工作條件下的狀況
關(guān)鍵字： Actel IDE Libero FPGA 集成開發(fā)環(huán)境

Altera在40nm：抖動(dòng)、信號(hào)完整性、功耗和工藝達(dá)到最佳的收發(fā)器

　　1. 引言　　在摩爾定律的推動(dòng)下，半導(dǎo)體行業(yè)技術(shù)發(fā)展非常迅速，集成電路晶體管數(shù)量每兩年翻倍，對(duì)器件或者系統(tǒng)之間的通信鏈路數(shù)據(jù)速率要求越來越高。而工藝節(jié)點(diǎn)的減小又促進(jìn)了摩爾定律。減小體積可以在單位邏輯中容納更多的功能，提高工作速率、邏輯密度和集成度，同時(shí)降低了。通常采用高級(jí)設(shè)計(jì)方法和工藝技術(shù)來提高數(shù)據(jù)速率，支持固網(wǎng)和無線通信、計(jì)算機(jī)、存儲(chǔ)、軍事應(yīng)用以及廣播電子系統(tǒng)發(fā)送接收大量數(shù)據(jù)，以滿足不斷增長的數(shù)據(jù)傳輸和帶寬要求。　　微處理器和FPGA等前沿產(chǎn)品采用了65-nm工藝技術(shù)。這些產(chǎn)品的后續(xù)型號(hào)將采
關(guān)鍵字：半導(dǎo)體 FPGA 微處理器 I/O

基于ARM的數(shù)字視頻監(jiān)控系統(tǒng)的設(shè)計(jì)

基于ARM的數(shù)字視頻監(jiān)控系統(tǒng)的設(shè)計(jì),基于ARM嵌入式的數(shù)字化遠(yuǎn)程監(jiān)控是基于現(xiàn)代通信技術(shù)的一種新應(yīng)用。本文首先介紹了數(shù)字視頻監(jiān)控系統(tǒng)的一些基本知識(shí)；然后介紹了實(shí)現(xiàn)數(shù)字監(jiān)控系統(tǒng)的三種可選方案，并對(duì)比這三種方案；再重點(diǎn)介紹了本設(shè)計(jì)中數(shù)字監(jiān)控系統(tǒng)的硬件設(shè)計(jì)和軟件設(shè)計(jì)；最后對(duì)該系統(tǒng)做出了總結(jié)。
關(guān)鍵字：監(jiān)控系統(tǒng) 設(shè)計(jì) 視頻數(shù)字 ARM 基于