為了調(diào)試找到這種數(shù)據(jù)需要尋找值的時(shí)序，再找特殊值，然后結(jié)束序列，最后在捕獲數(shù)據(jù)前數(shù)時(shí)鐘的數(shù)目。為了理解是如何做的，必須查看具體的實(shí)現(xiàn)過(guò)程。萊迪思的Reveal硬件調(diào)試器使用觸發(fā)單元和觸發(fā)表示以決定觸發(fā)點(diǎn)。觸發(fā)單元是一個(gè)比較器，觸發(fā)表示允許觸發(fā)單元和序列值組合在一起。

　　對(duì)于這個(gè)SDI實(shí)例，用3個(gè)觸發(fā)單元來(lái)定義EAV和SAV序列，另外的觸發(fā)單元用于線(xiàn)數(shù)，最后在發(fā)現(xiàn)數(shù)據(jù)前的一個(gè)計(jì)數(shù)聲明用于等待。觸發(fā)建立的實(shí)例如圖3所示。這個(gè)設(shè)置可以用來(lái)尋找任何要求的線(xiàn)數(shù)和像素，因?yàn)榫€(xiàn)數(shù)觸發(fā)的值和計(jì)數(shù)可以動(dòng)態(tài)地改變。

　　圖3 觸發(fā)設(shè)置的實(shí)例

　　結(jié)論

　　工程師將繼續(xù)使用外部邏輯分析儀，因?yàn)橛盟治鱿到y(tǒng)級(jí)功能時(shí)是很有價(jià)值的。但是用于內(nèi)部FPGA調(diào)試需要連接到電路板，信號(hào)的數(shù)目受到了限制。而內(nèi)部邏輯分析儀在可用信號(hào)數(shù)目方面提供了很大的自由度，但是在觸發(fā)邏輯和跟蹤存儲(chǔ)器方面受到約束。然而小心地使用觸發(fā)選項(xiàng)使內(nèi)部邏輯分析儀在精確的時(shí)間開(kāi)始捕獲數(shù)據(jù)，要最大化可用的資源。這個(gè)例子中，需要分析在SDI視頻信號(hào)里特殊的像素(線(xiàn)和字)的復(fù)雜實(shí)現(xiàn)被分解成簡(jiǎn)單的元素，這種方法提高了效率。這個(gè)例子只是瀏覽了內(nèi)部邏輯分析儀的使用和應(yīng)用。由于FPGA設(shè)計(jì)復(fù)雜性不斷增加，針對(duì)功能驗(yàn)證和調(diào)試，內(nèi)部邏輯分析儀和類(lèi)似的工具受到了設(shè)計(jì)者的青睞。