在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<abbr id="27omo"></abbr>

<menu id="27omo"><dl id="27omo"></dl></menu>
    • <label id="27omo"><tt id="27omo"></tt></label>

      新聞中心

      EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

      用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

      ——
      作者:Brian Caslis 萊迪思半導(dǎo)體公司 時(shí)間:2009-02-25 來源:電子產(chǎn)品世界 收藏

        外部受到的限制

      本文引用地址:http://www.biyoush.com/article/91697.htm

        外部已經(jīng)用了幾十年了。外部的最大優(yōu)點(diǎn)是能夠存儲(chǔ)大量的信號信息,或者用來跟蹤數(shù)據(jù)。配置在不斷變化,但大多數(shù)外部邏輯分析儀可以存儲(chǔ)兆字節(jié)的數(shù)據(jù)。為了對使用外部邏輯分析儀,數(shù)據(jù)信號必須引到片外??捎脙煞N方法中的一種來做。第一種方法是直接把信號送到用于觀察的I/O引腳。取決于 的封裝類型,接觸I/O引腳 可能會(huì)有困難。 針對用這種方法進(jìn)行調(diào)試的電路板 設(shè)計(jì) 要用連接器,例如與相連的MICTOR連接 器。然而這種方法不是很有效, 因?yàn)槊總€(gè)信號都需要一個(gè)I/O引腳。

        第二種方法是插入能把信號引到I/O的核。這種方法的優(yōu)點(diǎn)是這個(gè)核設(shè)計(jì)成能多路復(fù)用信號至I/O引腳,允許引腳共享。這種方法的局限是信號要被外部的邏輯分析儀實(shí)時(shí)捕獲,多路復(fù)用大大降低了快速捕獲信號的可能性。由于這個(gè)原因,通常使用2x 或者 4x多路復(fù)用方案。這意味著現(xiàn)在32 個(gè)I/O引腳可以支持64個(gè)或128個(gè)信號。這樣得到了很大的改進(jìn),但是仍然有限制,例如要調(diào)試寬總線的情況。一旦信號連接到外部的邏輯分析儀,然后就設(shè)置觸發(fā)和數(shù)據(jù)捕獲條件。

        使用外部邏輯分析儀設(shè)置的約束是有限的信號、高速觸發(fā)邏輯和大量的跟蹤存儲(chǔ)器。大多數(shù)邏輯分析儀使用狀態(tài)機(jī)觸發(fā)機(jī)制。用戶指定一個(gè)值等待這個(gè)信號,然后捕獲這個(gè)數(shù)據(jù),或者進(jìn)入另一個(gè)狀態(tài),尋找不同的情況。這些信號本身是靜態(tài)的,但各種情況是動(dòng)態(tài)的,會(huì)在任何時(shí)候發(fā)生變化。給定約束后,這個(gè)方法很有效。因?yàn)橄拗屏诵盘柕臄?shù)目,在信號組合的情況下減少了操作數(shù)。但是跟蹤的存儲(chǔ)器相對較大,試圖找到一個(gè)接近的觀察點(diǎn)是很普通的事,然后捕捉大量的數(shù)據(jù)以找到問題所在。

        使用內(nèi)部邏輯分析儀

        用內(nèi)部邏輯分析儀能與外部邏輯分析儀一樣對FPGA進(jìn)行功能調(diào)試。內(nèi)部邏輯分析儀使用嵌入在FPGA設(shè)計(jì)中的一個(gè)或多個(gè)邏輯分析儀核。設(shè)計(jì)者使用PC在軟件中設(shè)置觸發(fā)條件,通過JTAG訪問FPGA。一旦邏輯分析儀軟核捕獲了數(shù)據(jù),通過JTAG將信息返回PC,然后設(shè)計(jì)者對這些數(shù)據(jù)進(jìn)行觀察。觸發(fā)信號的復(fù)雜性和跟蹤存儲(chǔ)器的大小對信號數(shù)目有限制。大多數(shù)情況下,設(shè)計(jì)者可以觀察成百上千個(gè)信號。

        觸發(fā)資源受FPGA限制,即未使用的邏輯和RAM。跟蹤存儲(chǔ)器有些實(shí)現(xiàn)需要RAM。有些則需要RAM或者LUT。然而,所需要的跟蹤存儲(chǔ)器比用外部邏輯分析儀大大減少,通常為數(shù)千位與數(shù)百萬位之比。觸發(fā)和數(shù)據(jù)捕獲以設(shè)計(jì)的全速進(jìn)行,因?yàn)樾盘柌恍枰贔PGA片外復(fù)用。

        用外部邏輯分析儀時(shí),信號必須靜態(tài)定義。改變信號經(jīng)常需要FPGA再次執(zhí)行,盡管有些工具提供只增加FPGA布線來改變部分或全部連接信號的能力。在調(diào)試期間,大多數(shù)實(shí)現(xiàn)部分或所有觸發(fā)條件動(dòng)態(tài)地改變。然而,觸發(fā)的復(fù)雜性的變化取決于所用的工具。信號差別越多,所能提供的存儲(chǔ)器就越小。為了獲得最佳的結(jié)果,不同的觸發(fā)選項(xiàng)驅(qū)動(dòng)了使用內(nèi)部邏輯分析儀的需要。

        復(fù)雜調(diào)試的一個(gè)例子是在SMPTE SDI HD顯示中尋找一個(gè)特別的像素。在特殊的情況下,找到EAV (end active video)時(shí)序是必須的,然后尋找與數(shù)據(jù)相關(guān)的特別線數(shù),再尋找SAV (start active video)時(shí)序。最后根據(jù)線中對應(yīng)的像素,計(jì)算字節(jié)數(shù)目,參見圖2。

       

        圖2 SDI HD數(shù)據(jù)流實(shí)例



      關(guān)鍵詞: 萊迪思 FPGA 邏輯分析儀

      評論


      相關(guān)推薦

      技術(shù)專區(qū)

      關(guān)閉