電子設計應用2004年第9期

門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統成本。但由于門陣列的設計工具價格太高， 流片費用(NRE)的負擔太重，風險高，設計周期太長， 所以不能被一般公司所采用。
Xilinx開發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價格很低，沒有流片費用，所以它比門陣列更容易普及而被工程師所采用。
如今芯片產業(yè)已經可以把數百萬門的邏輯放入一個芯片里，使其達到可以把整個系統濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它還可包含處理器、存儲器和一些基本模塊。
但是如同當年門陣列的情況一樣，SoC的實現需要很大的代價。其設計軟件價位高達十萬美元，一些知識產權更是又貴又不好用，0.25mm的掩膜費用更高達25萬美元，再加上當時市面上缺乏SoC的知識和概念，讓SoC更難普及大眾。SoC涉及的問題見圖1。

圖1  SoC涉及的問題

圖2  FPSLIC—通過AVR進行部分配置

圖3  I/O內部接線和內部中斷

圖4  FPSLIC‘Dynamic’SRAM內部結構

圖5  FPSLIC設計軟件

FPSLIC 的架構
FPSLIC (Field Programmable System Level Integration Circuits) 及其軟件被引入解決SoC的種種問題。一個FPSLIC里有一萬到四萬門的FPGA、一個單片機、一個儲存器、多種外圍設備和現成的接口。 其低價格的軟件包含：設計主控流程；綜合驗證；布線工具；硬件和軟件的仿真。它將會帶給所有工程師SoC的應用， 就如當時FPGA解決門陣列 的問題一樣。
嵌入在FPSLIC里的單片機為Atmel的AVR。它是一個8位的單片機，可以執(zhí)行的單時鐘指令可達120多條， AVR代碼效率和性能跟一般八位的單片機相比凸顯優(yōu)越。當把它嵌入在以SRAM為主的FPSLIC時，更可表現其三大特點 ：提高速度；降低功耗；程序存儲量降低。
在FPSLIC 里AVR 有一些外圍設備，它包含快速8