4硬件驗證

　　在QuartusⅡ開發(fā)環(huán)境中完成上述軟件設(shè)計及仿真后，最后還需將程序下載到FPGA器件中進行硬件測試，以進一步驗證所設(shè)計程序是否正確。硬件驗證時，還需對頂層文件進行管腳分配、并編譯，然后將編譯好的目標文件通過下載電纜下載到FPGA開發(fā)板中進行驗證和調(diào)試。

　　采用GW48-SPOC/EDA實驗開發(fā)系統(tǒng)并設(shè)置在工作模式0來驗證設(shè)計結(jié)果。下面僅給出部分驗證結(jié)果。剛完成下載，數(shù)碼管顯示20000000，按兩下K1切換到時間顯示，才剛剛開始計數(shù)，同時揚聲器發(fā)出“滴答滴答”的頻率為1 Hz的響聲(為整點報時)60 s，然后通過按鍵8(K1)、鍵7(K2)、鍵6(K3)、鍵5(K4)對各個功能進行驗證。首先調(diào)整時間，按兩下K2鍵切換到分的調(diào)整，此時每按兩下K3鍵，分鐘加1，驗證過程中看到加到59就變?yōu)?0;再按兩下K2鍵切換到小時的調(diào)整，此時每按兩下K3鍵，分鐘加1;用同樣的方法調(diào)整星期，天，月，年以及定時的分鐘和小時。

　　調(diào)整日期為2013年7月31號，當再調(diào)整天時，就變?yōu)?013年7月1號，結(jié)果如圖9所示。其他月份實驗結(jié)果也符合生活規(guī)律，與設(shè)計要求一致。

　　其他的測試結(jié)果，數(shù)碼管能夠正確顯示計時時間，定時驗證及時間調(diào)節(jié)、整點報時均能夠正常工作，實驗結(jié)果符合設(shè)計要求。

　　圖9實際電路驗證

　　5結(jié)語

　　本文基于FPGA環(huán)境設(shè)計了一個具有年、月、日、星期、時、分、秒計時顯示功能，時間調(diào)整功能和整點報時功能的數(shù)字日歷系統(tǒng)，并將之下載到FPGA芯片EP1C3T144-3上進行結(jié)果驗證，實驗驗證表明：數(shù)碼管能夠正確顯示計時時間，能夠通過按鍵調(diào)整時間，能夠設(shè)定時間并調(diào)整，整點報時能夠正常工作，實驗結(jié)果符合設(shè)計要求。由于設(shè)計中利用硬件描述語言和FPGA芯片相結(jié)合進行數(shù)字日歷的研究，即利用EDA技術(shù)在一定程度上實現(xiàn)了硬件設(shè)計軟件化，使設(shè)計過程變得相對簡單，易于修改。

　　另外，隨著電子技術(shù)的發(fā)展，數(shù)字日歷的功能會更加多樣化，諸如增加農(nóng)歷顯示;加入溫度采集系統(tǒng)，能夠顯示每時每刻的環(huán)境溫度;加入節(jié)氣、節(jié)日提醒及顯示功能，提醒人們農(nóng)耕及休息時間;還可以加入語音識別，方便人們不動手實現(xiàn)對數(shù)字日歷的調(diào)節(jié)等等。相信功能日趨完善多樣化的數(shù)字日歷將能更好地滿足人們的各種需要，為人類服務。