在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA的數(shù)字日歷設計

            基于FPGA的數(shù)字日歷設計

            作者: 時間:2014-12-18 來源:網(wǎng)絡 收藏

              年月日模塊計數(shù)設定為2000年~2999年,從圖4中可以看出2008年2月,計數(shù)到29天;從圖5得到2005年2月計數(shù)到28天;從圖6看出2004年12月計數(shù)到31天,設計正確。

            本文引用地址:http://www.biyoush.com/article/267018.htm

              3.4定時模塊

              定時模塊通過按鍵K4來切換調(diào)節(jié)定時的分鐘和小時,調(diào)整功能由調(diào)時模塊的按鍵K3來完成,每按兩下K3對應的顯示加1.

              3.5調(diào)時模塊

              調(diào)時模塊設計思想是:通過把整個設計中的上一個模塊(比如:分的上一個模塊是秒;年的上一個模塊是月,等等)的進位輸出接到本模塊的輸入in,out接到下一個模塊的時鐘輸入。正常狀態(tài)下sout=fin,fout=hin,hout=din,dout=min,mout=yin,win=hout;當每按下兩次K2鍵,產(chǎn)生一個上升沿分別對fin,hin,win,din,min,yin,dingshi調(diào)節(jié),調(diào)節(jié)信號由K3給出。其中定義一個信號w,計數(shù)到7返0,對應正常狀態(tài),fin,hin,win,din,min,yin,dingshi 7個狀態(tài)。

              當K2每來一個上升沿時,分別對分,時,星期,天,月,年以及定時調(diào)整,調(diào)整信號由K3給出,經(jīng)仿真調(diào)時模塊結(jié)果與系統(tǒng)設計要求符合。

              3.6控制模塊

              控制模塊通過K1按鍵進行切換顯示調(diào)整,起初顯示年月日,按下2次K1顯示時間,再按下2次顯示定時時間。

              若仿真參數(shù)設置數(shù)值為:2013年05月15日,星期三,15:28(33 s),定時為07:19.仿真后結(jié)果如圖7所示。

              從圖7可以看出,通過K1按鍵控制顯示,開始顯示年月日:20130515,當按下K1兩下,顯示星期+時間:03152833;再按兩下顯示定時時間:00000719.仿真結(jié)果與預期設計一致,設計正確。

              

             

              圖7仿真結(jié)果

              3.7鬧鐘模塊

              鬧鐘模塊設計為當定時時間到或者整點時鬧鈴響,分別有ZHENG,NAO兩個控制端子控制,低電平有效。經(jīng)驗證,定時和整點報時仿真結(jié)果均符合設計要求。

              3.8頂層模塊

              將各個子模塊設計好之后,并創(chuàng)建各自文件的圖元,以供原理圖設計文件中調(diào)用。然后在原理圖編輯窗口創(chuàng)建頂層原理圖文件shuzirili.bdf,即將各圖元的引線端子按照邏輯關系連接起來,得到如圖8所示的完整原理圖,也即頂層模塊。

              對頂層文件分別進行時間、日期、鬧鈴功能的波形仿真,得到的仿真結(jié)果和預想設計一致,表明設計正確。

              

             

              圖8頂層原理圖

            伺服電機相關文章:伺服電機工作原理


            分頻器相關文章:分頻器原理
            塵埃粒子計數(shù)器相關文章:塵埃粒子計數(shù)器原理


            關鍵詞: FPGA QuartusⅡ

            評論


            相關推薦

            技術專區(qū)

            關閉