4. GPM模型在DDR2設(shè)計中的應(yīng)用

　　4.1 IO buffer設(shè)置：

　　實際應(yīng)用不同，創(chuàng)建GPM模型的拓撲結(jié)構(gòu)也不一樣，不同的IO buffer模型將直接影響仿真的結(jié)果。本文使用IBM的BSSTL18DDR2（單端）和BSSTL18DDR2DIFF（差分）IO buffer構(gòu)造DDR2接口電路。

　　這兩種buffer都是雙向的，VDD操作電壓為1.1-1.3V, VDD180為1.65-1.95V,通常為1.8V。MCDHALF可以選擇驅(qū)動能力，當(dāng)MCDHALF為“0”時，驅(qū)動為“Full”；當(dāng)MCDHALF為“1”時，驅(qū)動為“Half”；MCTT0和MCTT1用來配置ODT,其真值表如表1所示：

表1 ODT控制信號設(shè)置

　　4.2 拓撲結(jié)構(gòu)：

　　GPM模型能夠精確地對芯片內(nèi)部包括封裝進行建模，也支持客戶加入PCB上引入的實際負載信息，同時拓撲結(jié)構(gòu)也很方便修改。圖5中顯示的就是DDR2在“讀”操作和“寫”操作時DQS（差分）和DQ(單端)的拓撲結(jié)構(gòu)。

圖5 GPM實際拓撲結(jié)構(gòu)示意圖

　　當(dāng)然PCB實際負載可以是S參數(shù)模型，也可以是W-Element模型。在仿真過程中,需要考慮實際系統(tǒng)中的各種非連續(xù)效應(yīng),如阻抗匹配問題,源端終端反射,線間耦合等.

　　4.3 同步開關(guān)噪聲（SSN）：

　　GPM模型可以很好地支持對同步開關(guān)噪聲（SSN）進行分析，從而確定芯片布局時所加入的去耦電容是否足夠，最終的分析結(jié)果可以用來指導(dǎo)芯片的布局，通過增加去耦電容的數(shù)量，減少IO和邏輯的密度等方法來滿足芯片電源噪聲的要求，同時可以聯(lián)合PCB負載仿真得到板級去耦策略。

圖6 VDD電壓波形

　　圖6是用GPM模型仿真得到的芯片VDD的波形。波形中50ns到60ns之間的一個電壓低谷代表了IO同時開始翻轉(zhuǎn)的時刻，而疊加在整個波形中的紋波則體現(xiàn)了GPM窗口中除IO以外的其余邏輯電路翻轉(zhuǎn)對VDD的影響。在設(shè)計中需要保證最低電壓不低于電路所需的最低電壓，一般需滿足15%的紋波限制，根據(jù)不同的電壓域和IO類型，也會有所不同。

　　4.4 時序分析：

　　這里重點介紹利用GPM模型分析DQ與DQS之間的時序關(guān)系。在時序分析中最重要的就是通過分析建立時間（setup time）和保持時間（hold time）的裕量（margin）來評估系統(tǒng)的信號質(zhì)量和穩(wěn)定性。通常以有效時序窗口（Timing Window）概念來計算，所謂有效時序窗口，是指數(shù)據(jù)信號從發(fā)送端傳輸?shù)浇邮斩藭r，建立時間和保持時間的總和（如圖7），其取決于板級、封裝設(shè)計以及接口電路模式的選擇。

圖7 有效時序窗口--Timing Window