串行數(shù)據(jù)測(cè)試中的CDR
加入技術(shù)交流群
如下圖8所示，在力科SDA中，集成了FC Golden, PCIe Gen1, PCIe Gen2, DVI, FBDIMM, USB3.0和Custom多種PLL參數(shù)設(shè)置，測(cè)量時(shí)根據(jù)待測(cè)試信號(hào)的類型選擇合適的CDR設(shè)置。
綜上所述，正確設(shè)置示波器的CDR參數(shù)是測(cè)量眼圖和抖動(dòng)的關(guān)鍵，測(cè)試人員需要參考串行數(shù)據(jù)規(guī)范或儀器廠商的操作文檔，才能保證測(cè)量的準(zhǔn)確性和有效性。
參考文獻(xiàn)
1, Fibre Channel – Method Jitter and Signal Quality Specification – MJSQ, T11.2/Project 1315-DT/Rev 14.1, June 5, 2005.
2, Mike Peng Li, "Jitter, Noise, and Signal Integrity at High-speed".
評(píng)論