(4)輸出時序生成模塊

這部分模塊的主要功能是對SDRAM進行操作，生成需要的視頻時序信號以及生成驅動液晶屏的視頻信號。

2.2.2 SDRAM操作

為了滿足前后端數(shù)據(jù)流匹配，并實時發(fā)送，這里采用了SDRAM讀寫交替進行的讀寫方式。

SDRAM讀到寫時序圖如圖4所示。寫入和讀出操作的發(fā)起是由行激活命令開始的，命令為10011，發(fā)起的同時sdram_addr送入列地址，發(fā)起寫入讀出命令時送入行地址。寫入命令與數(shù)據(jù)同步，讀出命令在發(fā)出后潛伏期時間后送出數(shù)據(jù)到端口，sdram_data為SDRAM的輸入輸出數(shù)據(jù)端口。預沖方式采用了自動預沖，即在發(fā)起讀寫命令時將地址位A10置高就可以在讀寫操作后SDRAM內部自動進行預沖操作，不需要發(fā)出額外命令，自動預沖占用4個時鐘周期。

3 仿真分析以及測試結果

讀寫操作交替進行仿真圖如圖5所示。圖5中包含了兩個寫入操作，一個讀取操作。

SDRAM在完成讀寫操作的同時還需要完成每64 ms全行(4 096行)自動刷新操作，為所有行進行充電，不然就會導致SDRAM內的數(shù)據(jù)丟失。自動刷新時序圖如圖6所示。這里將自動刷新操作穿插在讀寫當中，經(jīng)計算為15μs需進行一次自動刷新操作，通過一個計數(shù)器每15μs發(fā)起一次自動刷新請求，程序檢測到自動刷新操作請求后進行自動刷新操作然后再進行讀寫操作，自動刷新操作占用10個時鐘周期。圖7為寫和讀之間穿插了一次自動刷新操作，操作命令為10001。

測試結果證明，該緩存系統(tǒng)實現(xiàn)了預定功能，可以對視頻數(shù)據(jù)進行更方便的操作與管理。SDRAM操作前與操作后圖形效果對比如圖8所示。

4 結語

本文介紹了某機載實時冗余視頻圖形處理系統(tǒng)的硬件電路設計方案，該系統(tǒng)利用FPGA設計結構化狀態(tài)機實現(xiàn)對SDRAM的控制，完成了對數(shù)據(jù)的緩存設計，實現(xiàn)了對多路DVI視頻冗余信號的解碼、編碼、實時處理以及輸出顯示。該系統(tǒng)電路設計簡潔，具有速度快、可靠性高、靈活性強和功能可擴展等優(yōu)點。并且，由于信號通道增加冗余設計，因而加強了系統(tǒng)顯示的穩(wěn)定性和可靠性。本系統(tǒng)已經(jīng)投入使用，其性能可靠、穩(wěn)定，實用性強。該方法值得推廣。