FL=[1/2π√(L1*C1))] 2eq eq *√[1+C1/(C0+CL)]

其中[1/2π√(L1*C1))]是晶體串行振蕩模式的頻率

根據(jù)泰勒展開：

FL=[1/2π√(L1*C1) 2eq eq ]*[1+C1/2(C0+CL)] (1)

從公式中可以看出，頻率與C0,C1和CL都有關(guān)。

在基頻諧振中C1為10-30fF，一般取值為20fF。C0取值與晶體的尺寸有關(guān)，一般取值為5pF。但是CL的計算與晶體外接電容和PCB設計和材料有關(guān)。下圖是參考電路圖

圖3 晶體外接負載電容示意圖

從上面電路中可得出：

1/(C11+CS1)+1/(C12+CS2)=1/(CL) (2)

其中C11，C12是外接電容，也就是線路設計中放在晶體兩邊接地的兩個電容。CS1和CS2是寄生電容，和PCB 電路板的走線，焊盤及芯片的管腳有關(guān)。一般為5-10pF(在本文的計算中可設為8pF)。對于C11和C12，沒有確定的值(15pF-30pF)，這和實際設計有關(guān)，例如取18pF。CL如有變化，并行振蕩模式的頻率也隨之變化，請看圖4

圖4 負載電容變化與頻率的關(guān)系

由公式(1)可得頻率變化為：

(FCL1-FCL2)/FCL1=C1/2 * [1/(C0+CL1)-1/(C0+CL2)] * 10E6 (3)

從公式(2)和公式(3)中可知C11和C12的精度將影響頻率的精度。具體數(shù)據(jù)如表1所示。其中參數(shù)的取值如前文：C1=20fF，C0=5pF，CS1=CS2=8pF，C11=C12=18pF。

表1 電容精度與頻率精度的關(guān)系

在很多應用場合，電容精度取5%，從上表可看出它對頻率精度的影響可達到28PPM。這在設計中容易被忽略的。

其他因素：如回流焊接的影響，濕度的影響，大氣壓的影響等。這些因素影響不大，不再這里詳述。

晶體振蕩總的頻率精度就是上述五個方面之和。

硅頻率控制器(SFC)

SFC原理

由于石英材料及其振蕩原理的局限性，近年來，人們不斷探索用新技術(shù)來替代它。如MEMS技術(shù)，但是它的中心振蕩頻率不是很高(如16MHz)所以如果需要高的頻率輸出，必須經(jīng)過一級PLL， 增加了成本，相位噪音和功耗。

IDT在這一領域做了深入的研究，采用專利的CMOS諧波振蕩器(CHO)，推出了全硅頻率控制器。它的核心是一個高頻的振蕩模塊，根據(jù)設置不同的分頻系數(shù)可得到不同的輸出頻率。這樣，既不需要石英做為振蕩源，也不需要PLL做倍頻。

SFC工作狀態(tài)需要電源而晶體不需要。但是，由于ASIC必須提供晶體起振電路，所以晶體也相應地增加了ASIC的能耗。硅頻率控制器(SFC)的參數(shù)