采用FPGA實現(xiàn)視頻監(jiān)視 作者： 時間：2009-05-11 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 2D濾波器GUI示于下圖中，這是一個采用視頻和圖像處理套件提供的內(nèi)核來實現(xiàn)用戶配置的實例。 分辨率、采樣比特、FIR濾波器、邊沿、溢出以及累加器長度等都是2D濾波器內(nèi)核支持的靜態(tài)參數(shù)。 視頻壓縮許多第三方針對Altera FPGA和結(jié)構(gòu)化ASIC提供了視頻壓縮方案。表3列出了部分常見視頻壓縮標準和相關(guān)的第三方。 上一頁 1 2 3 4 5 6 7 8 下一頁
加入技術(shù)交流群
評論