FPGA/結(jié)構(gòu)化ASIC實(shí)現(xiàn)類似ASSP的功能

隨著解決方案的增多，Altera及其合作伙伴以FPGA或者結(jié)構(gòu)化ASIC的形式提供ASSP功能。例如ATEME的H.26?普通質(zhì)量標(biāo)準(zhǔn)清晰度編碼器產(chǎn)品。采用這一產(chǎn)品后，客戶可以象ASSP那樣使用FPGA，其優(yōu)于傳統(tǒng)ASSP之處在于FPGA方案發(fā)展迅速，沒有過時(shí)的風(fēng)險(xiǎn)。

DSP設(shè)計(jì)流程

對于定制開發(fā)，Altera提供最佳的DSP設(shè)計(jì)流程，可以采用不同的方法進(jìn)行設(shè)計(jì)，包括VHDL/Verilog、基于模型的設(shè)計(jì)和基于C語言的設(shè)計(jì)。Altera的視頻和圖像處理套件能夠應(yīng)用于這些設(shè)計(jì)流程中。Altera和The MathWorks合作開發(fā)了全面的DSP開發(fā)流程，使設(shè)計(jì)人員能夠充分利用Altera? FPGA的價(jià)格/性能優(yōu)勢以及Simulink、The MathWorks基于模型的設(shè)計(jì)工具等。Altera的DSP Builder是一種DSP開發(fā)工具，它結(jié)合了Simulink和Altera業(yè)界領(lǐng)先的Quartus? II開發(fā)軟件。DSP Builder提供無縫設(shè)計(jì)流程，設(shè)計(jì)人員在MATLAB軟件中進(jìn)行算法開發(fā)，在Simulink軟件中進(jìn)行系統(tǒng)級設(shè)計(jì)，然后將設(shè)計(jì)導(dǎo)入至硬件描述語言(HDL)文件，供Quartus II軟件使用。DSP Builder工具和SOPC Builder工具緊密集成，使用戶能夠結(jié)合Simulink設(shè)計(jì)和Altera嵌入式處理器以及知識產(chǎn)權(quán)內(nèi)核來構(gòu)建系統(tǒng)。對于那些在可編程邏輯設(shè)計(jì)軟件上經(jīng)驗(yàn)還不夠的設(shè)計(jì)人員而言，這種開發(fā)流程簡單易用，非常直觀。視頻和圖像處理套件

視頻和圖像處理套件含有9個(gè)功能模塊，其參數(shù)在某些情況下可以動態(tài)調(diào)整。表2總結(jié)了這些功能。