1 引言

　　隨著雷達系統(tǒng)中數(shù)字處理技術的飛速發(fā)展，需要對雷達回波信號進行高速數(shù)據(jù)采集。在嵌入式條件下，要求獲取數(shù)據(jù)的速度越來越快。精度越來越高，以致數(shù)據(jù)量及處理速度要求大增。為避免數(shù)據(jù)處理不及時，發(fā)生數(shù)據(jù)丟失，影響系統(tǒng)可靠性，要進一步提高系統(tǒng)實時性，必須研究開發(fā)高速嵌入式雷達信號采集系統(tǒng)。這里結合高速嵌入式數(shù)據(jù)采集系統(tǒng)，提出一種基于CvcloneⅢ FPGA實現(xiàn)的異步FIFO和鎖相環(huán)(PLL)結構來實現(xiàn)高速緩存，該結構可成倍提高數(shù)據(jù)流通速率，增加數(shù)據(jù)采集系統(tǒng)的實時性。采用FPGA設計高速緩存，能針對外部硬件系統(tǒng)的改變，通過修改片內(nèi)程序以應用于不同的硬件環(huán)境。由于FPGA可重配置，可通過對其編程修改其電路功能，方便后續(xù)的系統(tǒng)升級。

　　2 高速雷達數(shù)據(jù)采集系統(tǒng)結構

　　圖1為高速雷達數(shù)據(jù)采集系統(tǒng)結構框。

　　通過下變頻將接收的射頻信號變換為適合A/D采樣的中頻信號。再經(jīng)A/D轉換器轉換為數(shù)字信號，然后FPGA中異步FIFO構成的高速緩存將中頻采樣數(shù)據(jù)變換為與存儲器寫時間相匹配的低速數(shù)據(jù)并存儲到RAM中。DSP及其他數(shù)據(jù)處理器通過與RAM或FIFO間進行數(shù)據(jù)傳遞，分析處理雷達回波信號，就可獲取信號的特征和特征參數(shù)。如果DSP不通過緩存而直接與A/D相連，在采樣過程中，若A/D連續(xù)采樣數(shù)據(jù)，DSP一直處于連續(xù)的間隔讀數(shù)狀態(tài)，這將占用DSP大部分處理時間，導致DSP不能進行其他工作。也可能出現(xiàn)上一次的數(shù)據(jù)還沒被DSP處理完，下一次采集過程就開始的情況。如果選取更高速的A/D轉換器，甚至會發(fā)生數(shù)據(jù)丟失，破壞系統(tǒng)的可靠性。同時由于DSP不直接與A/D轉換器相連，所以A/D轉換器的升級或替代都不會影響原來的數(shù)據(jù)采集系統(tǒng)，且使用高速緩存后數(shù)據(jù)采集速率可達所采用的A/D轉換器輸出的最高速率，能充分發(fā)揮DSP算法處理功能強大、速度高的優(yōu)勢。而采用CycloneⅢFPGA設計高速緩存，設計靈活、通用性強。整個系統(tǒng)具有實時性高、體積小、開發(fā)周期短、易于維護和擴展、適于實時信號處理等多個優(yōu)點。高速雷達數(shù)據(jù)采集系統(tǒng)的設計主要包括高速A/D轉換電路、讀寫控制邏輯電路、由雙時鐘FIFO構成的高速緩存電路、鎖相環(huán)、外部有源品振等，盡量選用高速器件以提高數(shù)據(jù)采集系統(tǒng)的瞬時帶寬和存儲深度。

　　高速A/D轉換器采用MAX101A，其最高采樣速率可達到500 Ms/s，采樣精度為8 bit，該器件屬于直接轉換式模數(shù)轉換器即Flash A/D轉換器，其特點是速度快，內(nèi)置1.2 GHz帶寬的采樣保持放大器，特有的量化設計使其具有較好的動態(tài)特性。如果采集系統(tǒng)需更高的采樣速率，可使用多片A/D交替采樣。FPGA采用EP3C120，EP3C120利用65 nm低功耗工藝，不但實現(xiàn)低功耗，還具有豐富的邏輯(120 KB邏輯單元)、存儲器(高達4 Mbit)，及數(shù)字信號處理資源(288個DSP乘法器)。EP3C120的低功耗特性和其大容量的存儲器使其非常適合嵌入式高速雷達數(shù)據(jù)采集系統(tǒng)設計。采用異步FIFO構成的高速緩存即是使用FPGA巾高達4 Mbit容量的存儲器。由于該器件具有乘法器，可輔助DSP器件完成一些計算密集型的算法。

　　由于一般采用品振作為時鐘源，通過上下變頻得到各個單元需要的時鐘，但這又提高了系統(tǒng)的復雜度。這里采用CycloneⅢ系列FPGA可方便地解決此問題.EP3C120內(nèi)部集成有4個PLL單元，各個PLL可為不同模塊提供不同的時鐘，只需為系統(tǒng)提供一個高穩(wěn)定的晶振，通過PLL單元進行時鐘上下變頻即可。