在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
            EEPW首頁 >> 主題列表 >> 異步fifo

            用FPGA芯片實(shí)現(xiàn)高速異步FIFO的一種方法

            • 用FPGA芯片實(shí)現(xiàn)高速異步FIFO的一種方法-現(xiàn)代集成電路芯片中,隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大。一個系統(tǒng)中往往含有數(shù)個時鐘。多時鐘帶來的一個問題就是,如何設(shè)計(jì)異步時鐘之間的接口電路。異步 FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解決方案。
            • 關(guān)鍵字: FPGA  異步FIFO  

            激光告警系統(tǒng)的異步FIFO設(shè)計(jì)

            • 介紹了在激光告警系統(tǒng)中采用異步FIFO解決A/D數(shù)據(jù)采樣與FPGA數(shù)據(jù)處理模塊之間的不同速率匹配問題。在分析異步FIFO設(shè)計(jì)難點(diǎn)基礎(chǔ)上,提出利用Gray碼計(jì)數(shù)器作為讀寫地址編碼,有效地同步了異步信號,避免了亞穩(wěn)態(tài)現(xiàn)象的產(chǎn)生,給不同速率間的數(shù)據(jù)傳輸提供了一種有效的解決方案。
            • 關(guān)鍵字: 異步FIFO  A/D數(shù)據(jù)采樣  FPGA  

            異步FIFO在DSP圖像采集系統(tǒng)中的應(yīng)用

            • 引言基于DSP的圖像采集與處理系統(tǒng)與傳統(tǒng)的PC端的系統(tǒng)相比,具有功耗低、攜帶方便、處理速度快的特點(diǎn),被廣泛使用在圖像采集與處理領(lǐng)域。DSP(Digital Signal Process or)芯片也稱數(shù)字信號處理器,是TI公司推出的專
            • 關(guān)鍵字: 異步FIFO  TVP5150  DSP  中斷  CPLD  

            在高速信號采集系統(tǒng)中利用FPGA實(shí)現(xiàn)異步FIFO設(shè)計(jì)

            • 目前數(shù)據(jù)采集系統(tǒng)朝著高速和高精度的方向發(fā)展。隨著FPGA的集成度和運(yùn)行速度的提高,可以滿足高速數(shù)據(jù)采集系統(tǒng)...
            • 關(guān)鍵字: 高速信號采集  異步FIFO  

            基于異步FIFO和PLL的雷達(dá)數(shù)據(jù)采集系統(tǒng)

            • 1引言隨著雷達(dá)系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展,需要對雷達(dá)回波信號進(jìn)行高速數(shù)據(jù)采集。在嵌入式條件...
            • 關(guān)鍵字: 異步FIFO  PLL  雷達(dá)數(shù)據(jù)采集  

            異步FIFO設(shè)計(jì)

            基于異步FIFO實(shí)現(xiàn)不同時鐘域間數(shù)據(jù)傳遞的設(shè)計(jì)

            • 摘    要:數(shù)據(jù)流在不同時鐘域間的傳遞一直是集成電路芯片設(shè)計(jì)中的一個重點(diǎn)問題。本文通過采用異步FIFO的方式給出了這個問題的一種解決方法,并采用Verilog 硬件描述語言通過前仿真和邏輯綜合完成設(shè)計(jì)。 關(guān)鍵詞:異步FIFO;時鐘域;Verilog引言當(dāng)今集成電路設(shè)計(jì)的主導(dǎo)思想之一就是設(shè)計(jì)同步化,即對所有時鐘控制器件(如觸發(fā)器、RAM等)都采用同一個時鐘來控制。但在實(shí)際的應(yīng)用系統(tǒng)中,實(shí)現(xiàn)完全同步化的設(shè)計(jì)非常困難,很多情況下不可避免地要完成數(shù)據(jù)在不同時鐘域間的傳遞(如高速模塊
            • 關(guān)鍵字: Verilog  時鐘域  異步FIFO  
            共7條 1/1 1

            異步fifo介紹

            您好,目前還沒有人創(chuàng)建詞條異步fifo!
            歡迎您創(chuàng)建該詞條,闡述對異步fifo的理解,并與今后在此搜索異步fifo的朋友們分享。    創(chuàng)建詞條

            熱門主題

            樹莓派    linux   
            關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
            Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
            《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
            備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473