軟件控制

　　寫數(shù)據(jù)到控制寄存器

　　單片機(jī)傳送數(shù)據(jù)到AD9833的時序如圖3所示：FSYNC引腳是使能引腳，電平觸發(fā)方式，低電平有效。進(jìn)行串行數(shù)據(jù)傳輸時，F(xiàn)SYNC 引腳必須置低，這種情況下，16個SCLK的下降沿數(shù)據(jù)被送到AD9833的輸入移位寄存器。在第16個SCLK的下降沿FSYNC可以被置高，當(dāng)然，也可以連續(xù)加載多個16位數(shù)據(jù)，僅在最后一個數(shù)據(jù)的第16個SCLK的下降沿時將FSYNC置高。需要注意的是，在FSYNC開始變?yōu)榈颓埃磳㈤_始寫數(shù)據(jù)時）），SCLK必須為高電平。

圖3 串行時序

　　單片機(jī)寫16位數(shù)據(jù)到AD9833時，高位在前，低位在后。用軟件模擬時鐘信號和片選信號。傳送數(shù)據(jù)的程序如下：

　　數(shù)據(jù)寫入方式

　　設(shè)置控制寄存器中的D15D14=00,表示數(shù)據(jù)寫入控制寄存器；設(shè)置B28（D13）=1,表示28位數(shù)據(jù)可以連續(xù)寫入頻率寄存器，默認(rèn)先寫入低14位頻率字，再連續(xù)寫入高14位頻率字到頻率寄存器中；設(shè)置B28（D13）=0,表示28位數(shù)據(jù)分兩次寫入頻率寄存器，此時配合 HLB 的值使用（當(dāng)HLB=1時允許高14位頻率字寫入到頻率寄存器，當(dāng)HLB=0時允許低14位頻率字寫入到頻率寄存器）。因此寫入到控制寄存器的數(shù)據(jù)可為：0010 0000 0000 0000,表示設(shè)置連續(xù)28位頻率字。數(shù)據(jù)寫入流程圖如圖4所示。

圖4 數(shù)據(jù)寫入流程圖

　　選擇頻率寄存器

　　由于AD9833片內(nèi)有2個頻率寄存器，即FREQ0、FREQ1,因此要確定是將頻率控制字寫入哪一個。這可通過設(shè)置 D15D14 的值來進(jìn)行選擇，當(dāng)D15D14=01表示14位的頻率字將寫入FREQ0;當(dāng)D15D14=10表示14位的頻率字將寫入FREQ1.以輸出頻率為7230Hz為例，介紹寫入到頻率寄存器1的頻率字。