淺談基于C8051F060單片機(jī)控制AD9833實(shí)現(xiàn)FSK調(diào)制

作者：時(shí)間：2013-02-16 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

數(shù)字調(diào)頻又稱移頻鍵控，簡記為FSK,它是載波頻率隨數(shù)字信號而變化的一種調(diào)制方式。利用基帶數(shù)字信號離散取值特點(diǎn)去鍵控載波頻率以傳遞信息的一種數(shù)字調(diào)制技術(shù)。除具有兩個(gè)符號的二進(jìn)制頻移鍵控之外，尚有代表多個(gè)符號的多進(jìn)制頻移鍵控，簡稱多頻調(diào)制。一種用多個(gè)載波頻率承載數(shù)字信息的調(diào)制類型。最常見的是用兩個(gè)頻率承載二進(jìn)制1和0的雙頻FSK系統(tǒng)。由于FSK具有方法簡單、易于實(shí)現(xiàn)、抗噪聲和抗衰落性能較強(qiáng)等優(yōu)點(diǎn)，因此在現(xiàn)代數(shù)字通信系統(tǒng)的低、中速數(shù)據(jù)傳輸中得到了廣泛應(yīng)用。

　　直接數(shù)字頻率合成技術(shù)（DDS）將先進(jìn)的數(shù)字處理技術(shù)與方法引入信號合成領(lǐng)域。DDS器件采用高速數(shù)字電路和高速D/A轉(zhuǎn)換技術(shù)，具備頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、頻率穩(wěn)定度高、輸出信號頻率和相位可快速程控切換等優(yōu)點(diǎn)，可以實(shí)現(xiàn)對信號的全數(shù)字式調(diào)制。

　　DDS芯片--AD9833的介紹

　　與傳統(tǒng)的頻率合成技術(shù)相比，DDS技術(shù)具有很多優(yōu)點(diǎn)：頻率切換時(shí)間短、工作頻率范圍寬、頻率分辨率高、相位變化連續(xù)和容易對輸出信號實(shí)現(xiàn)調(diào)制等。DDS主要由標(biāo)準(zhǔn)參考頻率源、相位累加器、波形存儲器、數(shù)/模轉(zhuǎn)換器、低通平滑濾波器等構(gòu)成。其中，參考頻率源一般是一個(gè)高穩(wěn)定度的晶體振蕩器，其輸出信號用于DDS中各部件同步工作。DDS的實(shí)質(zhì)是對相位進(jìn)行可控等間隔的采樣。

　　AD9833是ADI公司生產(chǎn)的一款低功耗，可編程波形發(fā)生器，能夠產(chǎn)生正弦波、三角波、方波輸出。波形發(fā)生器廣泛應(yīng)用于各種測量、激勵(lì)和時(shí)域響應(yīng)領(lǐng)域，AD9833無需外接元件，輸出頻率和相位都可通過軟件編程，易于調(diào)節(jié)，頻率寄存器是28位的，主頻時(shí)鐘為25MHz時(shí)，精度為0.1Hz,主頻時(shí)鐘為1MHz時(shí)，精度可以達(dá)到0.004Hz.可以通過3個(gè)串行接口將數(shù)據(jù)寫入AD9833,這3個(gè)串口的最高工作頻率可以達(dá)到40MHz,易于與DSP和各種主流微控制器兼容。AD9833的工作電壓范圍為2.3V-5.5V.AD9833還具有休眠功能，可使沒被使用的部分休眠，減少該部分的電流損耗，例如，若利用AD9833輸出作為時(shí)鐘源，就可以讓DAC休眠，以減小功耗，該電路采用10引腳MSOP型表面貼片封裝，體積很小。

　　AD9833的內(nèi)部電路包括數(shù)字器件和模擬器件兩部分。主要由相位累加器（由加法器和相位寄存器組成）、ROM波形查詢表、數(shù)模轉(zhuǎn)換器DAC和低通濾波器LPF構(gòu)成。AD9833的基本結(jié)構(gòu)原理如圖1所示。其中M為頻率控制字、FMCLK為時(shí)鐘頻率，相位累加器在時(shí)鐘FMCLK的控制下以步長M作累加，相位寄存器的輸出與相位控制字相加后輸入到正弦查詢表地址中。正弦查詢表包含1個(gè)周期正弦波的數(shù)字幅度信息，每個(gè)地址對應(yīng)正弦波中0°~360°范圍內(nèi)的1個(gè)相位點(diǎn)。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號S（n），經(jīng)D/A轉(zhuǎn)化器變成階梯波S（t），再經(jīng)低通濾波器平滑后就可得到合成的信號波形。其形狀取決于波形ROM中存放的幅碼，因此用DDS可以產(chǎn)生任意波形。輸出正弦波頻率為：fOUT=M（fMCK/228），其中，M為頻率控制字，由外部編程給定，其范圍為0≤M≤228-1 .

圖1 AD9833的基本結(jié)構(gòu)原理圖

　　硬件電路連接

　　本設(shè)計(jì)用Silicon Labs公司推出的完全集成的混合信號片上系統(tǒng)C8051F060來控制AD9833,C8051F060有大量的數(shù)字資源需要通過4個(gè)低端I/O端口P0、P1、P2和P3才能使用。P0、P1、P2和P3的每個(gè)引腳既可定義為通用的端口I/O引腳，又可以分配給一個(gè)數(shù)字外設(shè)或功能（例如：UART0或INT1）。不管引腳被分配給一個(gè)數(shù)字外設(shè)或是作為通用I/O,總是可以通過讀相應(yīng)的數(shù)據(jù)寄存器得到端口I/O引腳的狀態(tài)。

　　AD9833與單片機(jī)C8051F060連接時(shí)，使用單片機(jī)的3個(gè)I/O口和AD9833連接。FSYNC（控制輸入，低電平有效）與單片機(jī)的可編程管腳P0.7連接，SCLK（串行時(shí)鐘輸入）與可編程管腳P0.4連接，SDATA（串行數(shù)據(jù)輸入）與可編程管腳P0.5連接。三個(gè)可編程管腳都可用軟件編程實(shí)現(xiàn)數(shù)據(jù)的傳送。硬件電路連接如圖2所示，單片機(jī)產(chǎn)生控制信號和波形參數(shù)，通過串行接口將數(shù)據(jù)傳送到AD9833,經(jīng)AD9833輸出的正弦波信號再經(jīng)低通濾波后輸出。