• 輸入信號(hào)為階躍函數(shù)。這次仿真中，階躍幅度為0.5V。以此模擬CSA8000產(chǎn)生的TDR信號(hào)。
• 時(shí)間代表模型中不同單元的延時(shí)：
  1. 第1級(jí)表示發(fā)生器的12in電纜。延時(shí)大約為3ns，是實(shí)際延時(shí)的兩倍。實(shí)際電纜延時(shí)為1.5ns。
  2. 第2級(jí)表示DATA1 PCB引線。延時(shí)大約為2ns，PCB延時(shí)為該值的一半，或1ns。
  3. 其它延時(shí)為脈沖通過DATA1 PCB引線的反射。
• Y軸反映了不同元件的阻抗，單位為伏特，可轉(zhuǎn)換為阻抗。
• X軸為單次輸入階躍信號(hào)造成的模擬信號(hào)反射，參照?qǐng)D1對(duì)信號(hào)進(jìn)行比較。這些信號(hào)的長(zhǎng)度代表通過不同元件的延時(shí)。

MAX9979的傳輸延時(shí)測(cè)量

按照以下六個(gè)步驟進(jìn)行傳輸延時(shí)測(cè)量。

第1步：測(cè)量連接DUT1節(jié)點(diǎn)到CSA8000垂直輸入的2in長(zhǎng)SMA電纜的延時(shí)(圖6)。


圖6. 2in SMA電纜的CSA8000 TDR

測(cè)量時(shí)：

• 將2in長(zhǎng)SMA-SMA電纜連接至80E04 TDR模塊的一路輸入，另一端保持開路。
• 利用TDR的下拉菜單進(jìn)行測(cè)量。
• 注意，這看起來很像圖1中的“開路”示例。此處測(cè)得的延時(shí)為804ps，由于是兩倍的電纜延時(shí)，所以電纜延時(shí)為402ps。
• 還需注意的是，第2級(jí)階躍實(shí)際為頂部和底部之間的一半。根據(jù)TDR原理，表示2in長(zhǎng)度電纜實(shí)際阻抗為50Ω。
• 這條2in電纜是我們測(cè)量延時(shí)的通路之一。

第2步：測(cè)量DATA1輸入信號(hào)的PCB引線延時(shí)/阻抗。


圖7. DATA1 PCB TDR阻抗測(cè)量

從該數(shù)據(jù)可以獲得以下幾項(xiàng)信息：

• 圖7與圖5中的仿真曲線相同，證明了模型的準(zhǔn)確性。
• 光標(biāo)用于測(cè)量線路阻抗。第1級(jí)階躍為49.7Ω，代表CSA8000電纜。與我們的預(yù)期結(jié)果一致。
• 第二光標(biāo)顯示97.8Ω，為MAX9979內(nèi)部DATA1/NDATA1兩端的100Ω電阻(參見圖4)。與我們的預(yù)期結(jié)果一致。
• 第2級(jí)階躍阻抗不是50Ω。這一級(jí)為DATA1 PCB阻抗，大約為63Ω。這意味著DATA1和NDATA1的PCB引線不是我們所希望的50Ω。
• 大幅值為150Ω，是額外的50Ω電纜和100Ω電阻，只存在于第3級(jí)反射。

該測(cè)量可以簡(jiǎn)化為：

• 將12in SMA電纜的一端連接至CSA8000。將電纜另一端連接至MAX9979EVKIT的DATA1 SMA輸入連接器。
• 將NDATA1的SMA連接器通過SMA接地，從圖4可以看出這一點(diǎn)。12in SMA電纜的長(zhǎng)度與延時(shí)測(cè)量無關(guān)，但應(yīng)盡可能短。
• 無需對(duì)MAX9979EVKIT供電。該測(cè)量針對(duì)焊接到電路板上的MAX9979進(jìn)行，但不需要上電。有些用戶更喜歡使用沒有焊接器件的電路板進(jìn)行測(cè)量。斷開MAX9979將產(chǎn)生更清晰的3級(jí)階躍信號(hào)，仿真圖1所示開路狀態(tài)。兩種配置下，實(shí)際時(shí)間測(cè)量結(jié)果相同。

圖8. 波形與圖7相同，但為擴(kuò)展后的波形，測(cè)量延時(shí)。

圖8所示，測(cè)量第2級(jí)階躍—DATA1 PCB引線延時(shí)。注意：

• 第1級(jí)階躍為電纜，我們對(duì)其延時(shí)并不感興趣。
• 測(cè)量值為1.39ns，PCB延時(shí)為該值的一半，或?yàn)?.695ns。這一延時(shí)確實(shí)大于模型的延時(shí)，但我們僅利用模型估算延時(shí)加以比較。
• 測(cè)量在信號(hào)的傾斜沿進(jìn)行。這些傾斜沿代表電路板SMA和MAX9979 DATA1引腳的電容效應(yīng)。因此，在這些傾斜沿之間進(jìn)行測(cè)量能夠確保測(cè)試結(jié)果包含了SMA和PIN延時(shí)。還需注意的是，波形中存在凸峰：這是SMA連接器與電路板之間的電感產(chǎn)生的。由此，需要在凸峰之前進(jìn)行測(cè)量，以確保獲取完整的電路板延時(shí)。進(jìn)一步的TDR測(cè)量讀數(shù)將突顯這些電容和電感造成的傾斜沿和凸峰。

第3步：測(cè)量DUT1輸出信號(hào)的PCB引線延時(shí)/阻抗。


圖9. DUT1 PCB TDR延時(shí)和阻抗測(cè)量

圖9所示示波器波形是采用與圖7、圖8相同的設(shè)置產(chǎn)生的。我們現(xiàn)在采用一條2in長(zhǎng)SMA電纜連接CSA8000 80E04模塊和MAX9979EVKIT的DUT1 SMA。注意：

• 第1級(jí)階躍表示2in電纜。TDR信號(hào)為0.5V，第1級(jí)階躍為250mV。說明我們電纜的阻抗為50Ω，與預(yù)期情況一致。
• DUT1延時(shí)是在兩
  

  接地電阻相關(guān)文章:接地電阻測(cè)試方法

  
  
  
  上一頁 1 2 3 下一頁