2. 2 FPGA模塊

　　Altera公司的EP1K100系列是性價比較高的可編程邏輯器件，它具有10萬等效系統(tǒng)門，核電壓為2.5V，端口電壓兼容5V、3.3V，工作頻率可達250MHz，可滿足本卡多電壓高頻率工作要求。

　　這一部分主要負責整個板卡的邏輯控制，時序調(diào)整。FPGA接收視頻的行、場同步及亮度信號，并在FPGA中進行圖像的預處理，可以在FPGA中進行二值化、sobel邊緣分割、中值濾波。將處理后的亮度信號送入DM642的視頻口。由于ISL59885產(chǎn)生的行同步信號每兩行分離出一個，為了正確的采集，F(xiàn)PGA須在每兩個行同步的中間加入一個行同步信號，送往DM642的視頻口。另外FPGA還負責視頻采集部分的采樣頻率、嵌位信號的產(chǎn)生，并行IO 控制信號的產(chǎn)生，以及串行接口部分通信協(xié)議RS-232、RS-442的選擇等等。

　　2.3 DM642模塊與存儲模塊

　　2.3.1 TMS320DM642模塊：

　　DM642是TI公司新近推出的一款應用于視頻和圖像處理方面的芯片，他采用TMS320C64X系列DSPs的內(nèi)核，集成了一些面向視頻及圖像處理的外圍設備，例如集成了三個可配置的視頻口，10/100Mbps Ethernet MAC，多通道串行音頻接口（McASP）及66MHz32位PCI總線。TMS320DM642采用TI公司開發(fā)的第二代高性能超長指令字結(jié)構(gòu) VelociT1.2TM，在每個時鐘周期內(nèi)可執(zhí)行2個16*16位的乘法或4個8*8位的乘法。TMS320DM642內(nèi)含6個算術(shù)邏輯單元，在每個時鐘周期內(nèi)都可執(zhí)行2個16位或4個8位的加減比較移動等運算。在600MHz的時鐘頻率下，DM642每秒可以進行24億次16位的乘累加或48億次 8位的乘累加。這樣強大的運算能力，使得DM642可以進行實時的多視頻處理和圖像處理。

　　本設計利用視頻口進行圖像采集，用以太網(wǎng)接口實現(xiàn)圖像傳輸。

　　視頻口能夠支持BT.656、HDTV Y/C、MPEG-2 Transport stream input等多種格式的視頻數(shù)據(jù)的輸入輸出。本次設計采用逐行掃描且只采集亮度數(shù)據(jù)，視頻口工作在YcbCr 4：2：2方式下。視頻口與DM642的EDMA結(jié)合，每采集一行圖像數(shù)據(jù)便啟動一次EDMA同步事件，將數(shù)據(jù)從接收FIFO中倒到SDRAM中暫存下來。一場圖像數(shù)據(jù)采集之后，采用EDMA鏈接自動重新配置EDMA參數(shù)。整個圖像采集只消耗極少的CPU時間，使CPU能夠把精力集中到后面的圖像處理工作中。

2.3.2 存儲器模塊

　　外擴了SDRAM及FLASH兩種存儲器。

　　1 ）SDRAM存儲器

　　在CE0空間連接了64bit的SDRAM總線。選取2片48LCHM3282來構(gòu)成SDRAM。這32M的SDRAM空間用來存儲程圖像數(shù)據(jù)和圖像處理中間結(jié)果等信息?？偩€由外部PLL驅(qū)動設備控制，在133MHz的最佳運行狀態(tài)下運行。SDRAM的刷新由TMS320DM642自動控制。

　　2 ）FLASH存儲器

　　本系統(tǒng)擴展了1M的FLASH，映射在CE1空間的低位。FLASH存儲器選用1M*8的MBM29DL800。FLASH存儲器主要用于DSPs程序的存儲。CE1空間被配置成8bit，異步接口，F(xiàn)LASH存儲器也是8bit。復位后的默認地址是000，并進行1K數(shù)據(jù)的上電自動引導。

　　2. 4 以太網(wǎng)模塊

　　DM642上的EMAC接口為DSP處理內(nèi)核與網(wǎng)絡提供了一個有效的接口。他支持10Base-T、100 Base-TX，可工作在10Mbits/second 和 100Mbits/second的速度下進行全雙工或半雙工傳輸。并提供硬件流量控制和QOS支持。

　　DM642的EMAC接口支持到計算機網(wǎng)絡協(xié)議的數(shù)據(jù)鏈路層，支持標準的MII接口（媒體無關(guān)接口）與物理層設備相連。物