英諾賽科PCB layout 設(shè)計(jì)案列分享1----高壓?jiǎn)喂?/h1>
Layout設(shè)計(jì)中的幾個(gè)關(guān)鍵步驟是布局、走線、鋪銅、散熱,英諾賽科
在GaN應(yīng)用時(shí),Layout上還需注意以下方面:
1) 由于電流檢測(cè)電阻的存在,此種場(chǎng)合GaN的開爾文腳與源極直接連接,否則電流采樣電阻失去作用。
2) Source端與bulk電容地的走線盡可能短、粗,減小寄生電感LS。
3) 驅(qū)動(dòng)電路和功率電路分開布置,避免干擾
4) 驅(qū)動(dòng)IC及驅(qū)動(dòng)電路盡量靠近GaN一些,減小驅(qū)動(dòng)回路的走線和面積
5) 高壓場(chǎng)合,GaN的漏源極交疊銅皮的寄生電容盡量小,以優(yōu)化開關(guān)loss。
下面為DFN封裝的高壓GaN在65W快充應(yīng)用中的layout案例:


QR反激拓?fù)?,GaN在高網(wǎng)下無法零電壓開通,GaN的漏極和源極的鋪銅如果形成寄生電容,會(huì)額外增大開通loss,該案例的Layout中避免了該問題,由左圖可見。同時(shí),GaN的功率回路和驅(qū)動(dòng)回路在布局上較好的分開,避免了功率電路對(duì)驅(qū)動(dòng)電路的干擾。
另由圖可見,通過中間層的大鋪銅將輔助電源的地和功率的地線相連,地線的處理干凈清晰.
本文引用地址:http://www.biyoush.com/article/202503/468129.htm
Layout設(shè)計(jì)中的幾個(gè)關(guān)鍵步驟是布局、走線、鋪銅、散熱,英諾賽科
在GaN應(yīng)用時(shí),Layout上還需注意以下方面:
1) 由于電流檢測(cè)電阻的存在,此種場(chǎng)合GaN的開爾文腳與源極直接連接,否則電流采樣電阻失去作用。
2) Source端與bulk電容地的走線盡可能短、粗,減小寄生電感LS。
3) 驅(qū)動(dòng)電路和功率電路分開布置,避免干擾
4) 驅(qū)動(dòng)IC及驅(qū)動(dòng)電路盡量靠近GaN一些,減小驅(qū)動(dòng)回路的走線和面積
5) 高壓場(chǎng)合,GaN的漏源極交疊銅皮的寄生電容盡量小,以優(yōu)化開關(guān)loss。
下面為DFN封裝的高壓GaN在65W快充應(yīng)用中的layout案例:
QR反激拓?fù)?,GaN在高網(wǎng)下無法零電壓開通,GaN的漏極和源極的鋪銅如果形成寄生電容,會(huì)額外增大開通loss,該案例的Layout中避免了該問題,由左圖可見。同時(shí),GaN的功率回路和驅(qū)動(dòng)回路在布局上較好的分開,避免了功率電路對(duì)驅(qū)動(dòng)電路的干擾。
另由圖可見,通過中間層的大鋪銅將輔助電源的地和功率的地線相連,地線的處理干凈清晰.
評(píng)論