在集成電路應(yīng)用設(shè)計中，項目原理圖設(shè)計完成之后，就需要進(jìn)行PCB布板的設(shè)計。PCB設(shè)計是一個至關(guān)重要的環(huán)節(jié)。設(shè)計結(jié)果的優(yōu)劣直接影響整個設(shè)計功能。

因此，合理高效的PCB Layout是芯片電路設(shè)計調(diào)試成功中至關(guān)重要的一步。本次我們就來簡單講一講PCB Layout的設(shè)計要點。

PCB Layout設(shè)計要點

元器件封裝選擇

電阻選擇: 所選電阻耐壓、最大功耗及溫度不能超出使用范圍。

電容選擇: 選擇時也需要考慮所選電容的耐壓與最大有效電流。

電感選擇: 所選電感有效值電流、峰值電流必須大于實際電路中流過的電流。

電路設(shè)計常見干擾

串?dāng)_: 設(shè)計線路平行走線距離過長時, 導(dǎo)線間的互容、互感將能量耦合至相鄰的傳輸線?？梢酝ㄟ^以下方法減少串?dāng)_影響：

1.加入安全走線

2.實際時盡量讓相鄰走線互相垂直

3.每走一段距離的平行線，增大兩者間的間距

反射: 由于布線的彎角、分支太多造成傳輸線上阻抗不匹配，可以通過減少線路上的彎角及分支線或者避免直角走線及分支線補強來進(jìn)行改善。

確定接地方式

單點接地(適用于低頻電路)：所有的電路接地線接到公共地線同一點， 接線簡單且減少地線回路相互干擾。

多點接地(適用于多層板電路/高頻電路)：系統(tǒng)內(nèi)部各部分就近接地，提供較低的接地阻抗。

增加濾波、旁路電容

為保證輸入/輸出電壓穩(wěn)定，增加輸入/輸出電容。

在電源和IC間增加旁路電容，以保證輸入電壓穩(wěn)定并濾除高頻噪聲。

阻抗位置設(shè)計

相對來說阻抗越高的位置, 越容易被干擾。如下為一同步降壓芯片的PCB阻抗位置設(shè)計。

PCB Layout設(shè)計技巧

電源/地線處理

既使在整個PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會使產(chǎn)品的性能下降. 布線時盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號線。

對數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個回路， 即構(gòu)成一個地網(wǎng)來使用（模擬電路不能使用該方法)。

用大面積敷銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影澹娫?、地線各占用一層。

數(shù)字與模擬電路的共地處理

數(shù)字電路與模擬電路的共地處理: 數(shù)字電路與模擬電路共同存在時,布線需要考慮之間互相干擾問題，特別是地線上的噪音干擾。

數(shù)字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠(yuǎn)離敏感的模擬電路器件。

對地線來說，整個PCB對外連接界只有一個端口，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題，而在板內(nèi)部數(shù)字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的端口處(如插頭等), 數(shù)字地與模擬地有一點短接，請注意，只有一個連接點。

信號線分布層

信號線布在電源(地)層上: 在多層印制板布線時，由于在信號線層沒有布完的線剩下已經(jīng)不多，再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，

為解決這個矛盾，可以考慮在電(地)層上進(jìn)行布線。首先應(yīng)考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

信號流向設(shè)計

PCB布局設(shè)計時，應(yīng)充分遵守沿信號流向直線放置的設(shè)計原則，盡量避免來回環(huán)繞。

PCB Layout設(shè)計實例

Layout設(shè)計建議

1. 驅(qū)動芯片與功率MOSFET擺放盡可能靠近;

2. VCC-GND(CVCC) / VB-VS(CBS)電容盡可能靠近芯片;

3. 芯片散熱焊盤加一定數(shù)量過孔并且與GND相連接(增加散熱、減小寄生電感);

4. GND布線直接與MOSFET 源極(source)相連接, 且避免與源極(source)-漏極(drain)間大電流路徑相重合, VS 同理GND布線原則(避免功率回路與驅(qū)動回路重合);

5. HO/LO布線盡量寬(60mil-100mil,驅(qū)動電流比較高,降低寄生電感的影響);

6. LIN/HIN 邏輯輸入端口盡量遠(yuǎn)離HS布線(避免過高的電壓擺動干擾到輸入信號)。