在先進(jìn)工藝上，臺(tái)積電今年底量產(chǎn)3nm工藝，2025年則是量產(chǎn)2nm工藝，這一代會(huì)開始使用GAA晶體管，放棄現(xiàn)在的FinFET晶體管技術(shù)。

　　再往后呢？2nm之后是1.4nm工藝，Intel、臺(tái)積電及三星這三大芯片廠商也在沖刺，其中三星首個(gè)宣布2027年量產(chǎn)1.4nm工藝，臺(tái)積電沒說時(shí)間點(diǎn)，預(yù)計(jì)也是在2027年左右。

　　1.4nm之后就是1nm工藝了，這個(gè)節(jié)點(diǎn)曾經(jīng)被認(rèn)為是摩爾定律的物理極限，是無法實(shí)現(xiàn)的，但是現(xiàn)在芯片廠商也已經(jīng)在攻關(guān)中。

　　臺(tái)積電已經(jīng)啟動(dòng)了先導(dǎo)計(jì)劃，傳聞中的1nm晶圓廠將落戶新竹科技園下屬的桃園龍?zhí)秷@區(qū)，這意味著臺(tái)積電已經(jīng)開始為1nm做規(guī)劃了，畢竟工廠需要提前一兩年建設(shè)。

　　不過真正量產(chǎn)1nm還需要很長(zhǎng)時(shí)間，其中關(guān)鍵的設(shè)備就是下一代EUV光刻機(jī)，要升級(jí)下一代的高NA（數(shù)值孔徑）標(biāo)準(zhǔn)，從現(xiàn)在的0.33 NA提升到0.55 NA，更高的NA意味著更分辨率更高，是3nm之后的工藝必備的條件。

　　按照ASML的計(jì)劃，下一代EUV光刻機(jī)的試驗(yàn)型號(hào)最快明年就開始出貨，2025年后達(dá)到正式量產(chǎn)能力，售價(jià)將達(dá)到4億美元以上。