如今在半導體工藝上，臺積電一直十分激進，7nm EUV工藝已經(jīng)量產(chǎn)，5nm馬上就來，3nm也不遠了。

臺積電CEO兼聯(lián)席主席蔡力行(C.C. Wei)在投資者與分析師會議上透露，臺積電的N3 3nm工藝技術(shù)研發(fā)非常順利，已經(jīng)有早期客戶參與進來，與臺積電一起進行技術(shù)定義，3nm將在未來進一步深化臺積電的領(lǐng)導地位。

目前，3nm工藝仍在早期研發(fā)階段，臺積電也沒有給出任何技術(shù)細節(jié)，以及性能、功耗指標，比如相比5nm工藝能提升多少，只是說3nm將是一個全新的工藝節(jié)點，而不是5nm的改進版。

臺積電只是說，已經(jīng)評估了3nm工藝所有可能的晶體管結(jié)構(gòu)設(shè)計，并與客戶一起得到了非常好的解決方案，具體規(guī)范正在進一步開發(fā)中，公司有信心滿足大客戶們的所有要求。

三星此前曾披露，將在3nm工藝上采用基于納米片(nano-sheet)的環(huán)繞式柵極(Gate-All-Around) MBCFET晶體管結(jié)構(gòu)，工藝節(jié)點簡稱3GAAE。

考慮到臺積電必須在新工藝上保持足夠的競爭力，而且強調(diào)過3nm是全新的，所以必然也會有新的架構(gòu)、技術(shù)、材料等。

另外，臺積電5nm工藝使用了14個EUV極紫外光刻層，3nm上應(yīng)該會使用更多，但仍可能繼續(xù)保留DUV深紫外光刻技術(shù)，混合使用。

臺積電此前曾披露，計劃在2022年就量產(chǎn)3nm工藝。