作者 王瑩

HDAP的挑戰(zhàn)

　　有人認(rèn)為摩爾定律在IC制程上已接近極限，但如果在封裝上繼續(xù)創(chuàng)新，例如利用疊層芯片封裝，摩爾定律還可以繼續(xù)走下去。因此，擴(kuò)張式的摩爾定律會在封裝上實(shí)現(xiàn)，包括手機(jī)、通信、智能設(shè)備(諸如無人機(jī)等)、自動駕駛汽車、安全(security)、網(wǎng)絡(luò)、硬盤存儲器、服務(wù)器等，都將受益于HDAP(高密度先進(jìn)封裝)的創(chuàng)新。

　　傳統(tǒng)封裝在基板上有引腳，現(xiàn)在基板上的引腳數(shù)量越來越多，誕生了各種新型封裝，諸如TSMC的扇出晶圓級封裝(FOWLP)，interposer-based(基于中間層的) 封裝(也稱2.5D封裝)，chip-on-wafer-on-substrate(CoWoS)，高引腳數(shù)的倒裝，SiP(系統(tǒng)封裝，也稱3D封裝)。這些新型封裝技術(shù)把過去單一的die(裸片)進(jìn)行連接，采用多die或多球方式，同時(shí)放進(jìn)一個(gè)封裝中。例如可把海力士的4個(gè)存儲器和高通的邏輯芯片堆疊在一起。

　　這種封裝的創(chuàng)新也帶來了技術(shù)上的巨大挑戰(zhàn)。例如使傳統(tǒng)的格點(diǎn)式的PBDA發(fā)生變化，諸如有些處理器公司在做不對稱的點(diǎn)。另外也需要知道引腳在有限面積是否放得下。另外，Bumping(凸塊)、 micro bumping(微凸塊)的間距越來越近，例如bumping的最細(xì)間距已到2微米X2微米數(shù)量級，如何把如此多的凸塊放在如此高的密度上，并通過驗(yàn)證，是一大挑戰(zhàn)。再有，如果采用橫向接interposer，細(xì)通孔如何對齊?再例如，通常最簡單的是lead frame(鉛框)方式，可直接接出去，通過2D軟件(例如AutoCAD DXF);到了PCB階段，排球用Gerber設(shè)計(jì)工具;到了wafer(晶圓片)級，使用GDSII(如圖1)。但是Gerber和GDSII有所區(qū)別，例如Gerber只有繞線信息，GDSII有很多管理信息;Gerber有曲線、45°交互線，而GDSII只有0°和90°正交線等，因此為了流程進(jìn)到生產(chǎn)環(huán)節(jié)，需要驗(yàn)證工具，以檢查是否有bug(錯誤)。最后，設(shè)計(jì)的重要性也大為提高，過去設(shè)計(jì)失敗是一個(gè)die的失敗，現(xiàn)在由于是疊層，將是多個(gè)die同時(shí)失效。

　　美國市場分析公司Techsearch International的總裁Jan Vardaman預(yù)計(jì) ，FOWLP在 2015 年至 2020 年內(nèi)的增長率將達(dá)到驚人的 82%。但是FOWLP 會干擾傳統(tǒng)的設(shè)計(jì)和制造供應(yīng)鏈。與其他高密度先進(jìn)封裝技術(shù)一樣，它將推動對設(shè)備與封裝協(xié)同設(shè)計(jì)以及新流程的需求。

　　與此同時(shí)，IC 設(shè)計(jì)和封裝設(shè)計(jì)領(lǐng)域的融合也愈發(fā)明顯。例如目前從事HDAP的企業(yè)主要有兩大陣營：1.從晶圓廠切入，例如TSMC(臺積電);2.封測廠。以上這些就為現(xiàn)有的傳統(tǒng)設(shè)計(jì)方法帶來了挑戰(zhàn)，迫切需要更為高效的全新流程、方法和設(shè)計(jì)工具。

　　為此，Siemens 業(yè)務(wù)部門Mentor不久前推出了一款適用于HDAP的獨(dú)特端到端解決方案，滿足FOWLP等高密度先進(jìn)封裝技術(shù)。

Mentor用Xpedition工具與OSAT聯(lián)盟迎戰(zhàn)HDAP時(shí)代

　　Mentor Xpedition的HDAP 流程是業(yè)內(nèi)率先針對當(dāng)今先進(jìn)的 IC 封裝設(shè)計(jì)和驗(yàn)證的綜合解決方案。獨(dú)特的Xpedition Substrate Integrator(xSI)工具可快速實(shí)現(xiàn)異構(gòu)基底封裝組件的樣機(jī)制作。針對物理封裝實(shí)施的新型 Xpedition Package Design(xPD)技術(shù)可確保設(shè)計(jì) Signoff 與驗(yàn)證的數(shù)據(jù)同步。Integrated Mentor HyperLynx技術(shù)提供了 2.5D/3D 仿真模型和設(shè)計(jì)規(guī)則檢查 (DRC)，可在流片之前精確地識別和解決設(shè)計(jì)錯誤。Calibre 3DSTACK 技術(shù)可針對各種 2.5D 和 3D 疊層芯片組件進(jìn)行完整的 Signoff 驗(yàn)證。

　　另外，為了簡化HDAP設(shè)計(jì)和制造，Mentor還宣布推出 Mentor OSAT(外包裝配和測試)聯(lián)盟計(jì)劃，幫助推動生態(tài)系統(tǒng)功能，以支持新型HDAP技術(shù)，如針對客戶集成電路 (IC) 設(shè)計(jì)的 2.5D IC、3D IC 和FOWLP。由于這些技術(shù)要求芯片與封裝具有更緊密的協(xié)同設(shè)計(jì)，推出此項(xiàng)計(jì)劃后，Mentor 將與 OSAT 合作為無晶圓廠(fabless)公司提供設(shè)計(jì)套件、認(rèn)證工具和最佳實(shí)踐方案，幫助新型封裝解決方案更順利的應(yīng)用于實(shí)際芯片。封測公司Amkor已成為首個(gè) OSAT 聯(lián)盟成員。

　　據(jù)悉，Mentor在HDAP方面已深耕多年。據(jù)Mentor亞太區(qū)PCB資深業(yè)務(wù)發(fā)展總監(jiān)孫自君先生介紹，過去Mentor已有Xpedition和改進(jìn)版的Xpedition Package Integrator(XPI)，設(shè)計(jì)和驗(yàn)證的集成度很高。但實(shí)際上，即使在同一家公司，也需要在不同職務(wù)間交互，而并非一人就能全部完成。因此此次Mentor把XPI分拆成兩個(gè)工具—xSI(Xpedition Substrate Integrator)和 xPD(Xpedition Package Designer)，前者偏前端設(shè)計(jì)，后者偏后端驗(yàn)證。

　　本文來源于《電子產(chǎn)品世界》2017年第8期第81頁，歡迎您寫論文時(shí)引用，并注明出處。