6 PLL配置

用戶可以通過(guò)改變PMS的值來(lái)獲得新的頻率設(shè)置點(diǎn)如下時(shí)序：

USB時(shí)鐘控制

USB主機(jī)接口和USB設(shè)備接口都需要48MHZ的時(shí)鐘。在s3c2440中USB的專用PLL(UPLL)為USB提供48MHZ時(shí)鐘。以下是USBCLK和UPLL狀態(tài)的參考列表：

7FCLK, HCLK, and PCLK

簡(jiǎn)要說(shuō)明一下：

FCLK是對(duì)ARM920T內(nèi)核提供的；

HCLK用于AHB總線常見(jiàn)于基本的控制寄存器，USB主機(jī)模塊和DMA。

PCLK提供給APB總線。通常外圍設(shè)備會(huì)用到比如IIC,IIS,PWM,ADC,UART等等。

S3c2440支持FCLK, HLCK andPCLK.分頻比例的選擇。該比例決定于CLKDIVN控制寄存器的HDIVN和PDIVN位。以下是對(duì)CLKDIVN控制寄存器的配置情況：