基于BIST的編譯碼器IP核測試 作者： 時(shí)間：2010-02-28 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 此模式選擇模塊實(shí)現(xiàn)狀態(tài)之間的切換，電路簡單，易于實(shí)現(xiàn)。 5 結(jié)束語 BIST為嵌入式內(nèi)核的測試提供了一個(gè)可解決的方案，其測試效果明顯，故障覆蓋率較高，實(shí)現(xiàn)簡單。通過加入測試外殼可以實(shí)現(xiàn)對IP核的訪問、隔離、控制，有效地提高了IP核的可測性。但是采用BIST會(huì)使電路面積增加額外開銷，必須在IP核的可測性和面積之間進(jìn)行權(quán)衡。 上一頁 1 2 下一頁
加入技術(shù)交流群
評論